

# ISim チュートリアル

UG682 (v13.3) 2011 年 10 月 19 日



Xilinx is disclosing this user guide, manual, release note, and/or specification (the "Documentation") to you solely for use in the development of designs to operate with Xilinx hardware devices. You may not reproduce, distribute, republish, download, display, post, or transmit the Documentation in any form or by any means including, but not limited to, electronic, mechanical, photocopying, recording, or otherwise, without the prior written consent of Xilinx. Xilinx expressly disclaims any liability arising out of your use of the Documentation. Xilinx reserves the right, at its sole discretion, to change the Documentation without notice at any time. Xilinx assumes no obligation to correct any errors contained in the Documentation, or to advise you of any corrections or updates. Xilinx expressly disclaims any liability in connection with technical support or assistance that may be provided to you in connection with the Information.

THE DOCUMENTATION IS DISCLOSED TO YOU "AS-IS" WITH NO WARRANTY OF ANY KIND. XILINX MAKES NO OTHER WARRANTIES, WHETHER EXPRESS, IMPLIED, OR STATUTORY, REGARDING THE DOCUMENTATION, INCLUDING ANY WARRANTIES OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE, OR NONINFRINGEMENT OF THIRD-PARTY RIGHTS. IN NO EVENT WILL XILINX BE LIABLE FOR ANY CONSEQUENTIAL, INDIRECT, EXEMPLARY, SPECIAL, OR INCIDENTAL DAMAGES, INCLUDING ANY LOSS OF DATA OR LOST PROFITS, ARISING FROM YOUR USE OF THE DOCUMENTATION.

© 2011 Xilinx, Inc. XILINX, the Xilinx logo, Virtex, Spartan, ISE, and other designated brands included herein are trademarks of Xilinx in the United States and other countries. All other trademarks are the property of their respective owners.

本資料は英語版 (v13.3) を翻訳したもので、内容に相違が生じる場合には原文を優先します。

資料によっては英語版の更新に対応していないものがあります。

日本語版は参考用としてご使用の上、最新情報につきましては、必ず最新英語版をご参照ください。

この資料に関するフィードバックおよびリンクなどの問題につきましては、[jpn\\_trans\\_feedback@xilinx.com](mailto:jpn_trans_feedback@xilinx.com) までお知らせください。いただきましたご意見を参考に早急に対応させていただきます。なお、このメール アドレスへのお問い合わせは受け付けておりません。あらかじめご了承ください。

## 改訂履歴

次の表に、この資料の改訂履歴を示します。

日付	バージョン	改訂内容
10/19/2011	13.3	<ul style="list-style-type: none"><li>「このチュートリアルについて」の章を削除</li><li>13.3 リリースに合わせて更新。書式および表現の改善のみ。</li></ul>

# 目次

---

改訂履歴.....	2
<b>第 1 章 : ISim の概要</b>	
チュートリアル フロー .....	5
ISim コンポーネント.....	6
vhpcomp および vlogcomp パーサー.....	6
fuse コマンド .....	6
ISE シミュレーション実行ファイル .....	6
isimgui.exe .....	6
<b>第 2 章 : ISim の実行</b>	
必要なソフトウェア .....	7
チュートリアル デザイン ファイルのインストール.....	7
デザインの概要 .....	8
論理ブロック .....	8
デザイン セルフチェック テストベンチ .....	9
デザインのシミュレーション.....	9
ISE Project Navigator でのプロジェクトの作成 .....	10
ビヘイビア シミュレーションの設定および起動.....	14
操作後の結果 .....	16
次の操作 .....	16
<b>第 3 章 : スタンドアロン ISim の実行</b>	
はじめに.....	17
必要なソフトウェア .....	17
チュートリアル デザイン ファイルのインストール .....	17
デザインの概要 .....	18
論理ブロック .....	18
デザイン セルフチェック テストベンチ .....	19
シミュレーションの準備.....	20
ISim プロジェクト ファイルの作成 .....	20
シミュレーション実行ファイルの構築 .....	21
デザインのシミュレーション.....	22
操作後の結果.....	22
次の操作.....	22
<b>第 4 章 : ISim グラフィカル ユーザー インターフェイスの使用</b>	
ISim GUI の説明 .....	24
デザインの検証 .....	28
信号の追加 .....	28
特定時間のシミュレーションの実行 .....	30
シミュレーションの再スタート .....	31
グループの追加 .....	32
仕切りの追加 .....	33
サブモジュールからの信号の追加 .....	34
信号および波形ウィンドウのプロパティの変更 .....	36
波形ウィンドウの設定の保存.....	38

デザインのシミュレーション .....	38
マーカーの使用 .....	39
カーソルの使用 .....	40
複数の波形コンフィギュレーションの使用 .....	43
デザインのデバッグ .....	45
ソース コードの表示 .....	45
ブレイクポイントの使用とソース コードの 1 行ずつの実行 .....	46
バグ修正の確認 .....	50
まとめ .....	50

## 付録 A : その他のリソース

ザイリンクス リソース .....	51
-------------------	----

# ISim の概要

---

ISim チュートリアルでは、ザイリンクス設計者向けに ISim ソフトウェアを詳細に説明します。

このチュートリアルは、Windows 環境で ISim ソフトウェアを実行するユーザー向けに設計されています。ほかのオペレーティングシステムでは、一部の手順を正しく実行できるように変更が必要になる場合があります。

ISim は、VHDL、Verilog、および混合言語デザインで論理 (ビヘイビアー) シミュレーションおよびタイミング シミュレーションを実行できるハードウェア記述言語 (HDL) シミュレータです。ISim 環境は、次の主要エレメントで構成されています。

- vhpcomp (VHDL) および vlogcomp (Verilog) パーサー
- fuse (HDL エラボーレーターおよびリンカー) コマンド
- シミュレーション実行ファイル
- ISim グラフィカル ユーザー インターフェイス (GUI)

注記：ISim の詳細は、『ISim ユーザー ガイド』を参照してください。この資料へのリンクは、[付録 A 「その他のリソース」](#)に含まれています。

## チュートリアル フロー

このチュートリアルでは、ISim を使用して論理 (ビヘイビアー) シミュレーションを実行する 2 つのフローを紹介します。

- ISE Project Navigator または PlanAhead™ ソフトウェアからの実行：このフローでは、ISE Project Navigator または PlanAhead ソフトウェアで実行可能なシミュレーション プロセスから ISim を起動します。このチュートリアルでは ISE Project Navigator を使用します。このフローは Project Navigator を使用してザイリンクス FPGA または CPLD をインプリメントするプロジェクトを作成していて、回路図やコアなどの HDL 以外のソースを含むデザインに最適です。これらのソースは、ISim でコンパイルできるように Project Navigator により HDL ソースファイルに変換される必要があります。このフローに関連する章は、次のとおりです。
  - [第 1 章 「ISim の概要」](#)
  - [第 2 章 「ISim の実行」](#)
  - [第 4 章 「ISim グラフィカル ユーザー インターフェイスの使用」](#)
- スタンドアロン ISim：スタンドアロン モードでは、コマンド ラインまたはバッチ ファイルモードで ISim プロジェクトファイルを作成して、HDL リンカーおよびシミュレーション実行ファイルを実行することで、デザインをシミュレーションします。HDL デザイン管理に Project Navigator または PlanAhead ソフトウェアが不要な場合は、このフローを使用してください。このフローに関連する章は、次のとおりです。
  - [第 1 章 「ISim の概要」](#)
  - [第 3 章 「スタンドアロン ISim の実行」](#)

- 第 4 章 「ISim グラフィカル ユーザー インターフェイスの使用」

## ISim コンポーネント

このセクションでは、ISim のコンポーネントについて説明します。

### vhpcomp および vlogcomp パーサー

vhpcomp では VHDL ソース ファイル、vlogcomp では Verilog ソース ファイルが解析、コンパイルされます。次に、fuse コマンドで解析されたダンプを使用してオブジェクト コードが生成され、このコードがシミュレーション カーネル ライブラリとリンクされシミュレーション実行ファイルが生成されます。

### fuse コマンド

fuse コマンドは、ISim で使用される HDL エラボーレーターおよびリンカーです。最上位デザイン ユニットがある場合、スタティック エラボレーション (既存デザインのエラボレーション) をデザインで実行し、これらのユニットをコードにコンパイルします。次にデザイン ユニットのオブジェクト ファイル間がリンクされて、シミュレーション実行ファイルが作成されます。

fuse コマンドでは、プロジェクト ファイル (.prj) に含まれている VHDL または Verilog ソース コードそれぞれに vlogcomp または vhpcomp を自動的に実行して、オンザフライでソースをコンパイルできます。

### ISE シミュレーション実行ファイル

シミュレーション実行ファイルは、fuse コマンドにより生成されます。デフォルト名は x.exe、ISim でデザインのシミュレーションを実行するときに使用できます。

- ISim を ISE Project Navigator または PlanAhead ソフトウェアから実行するときは、これらのソフトウェアで生成した x.exe が起動されます。
- ISim をコマンド ラインから実行するときは、生成した実行ファイルを明示的に指定して起動する必要があります。

シミュレーション実行ファイルでは、デザインを駆動、プローブする Tcl コマンドを使用してイベントドリブンのシミュレーションが開始されます。

**注記 :** ISE シミュレーション実行ファイルの拡張子は Linux および Windows 共に .exe です。デフォルトの実行ファイル名フォーマットは、x.exe です。

### isimgui.exe

isimgui.exe (Linux では isimgui) は ISim GUI で、波形ウィンドウ、ツールバー、パネル、およびステータス バーが含まれています。メイン ウィンドウでは、デザインでシミュレーションが可能な箇所の表示、波形ウィンドウでの信号の追加および表示、ISim コマンドを使用したシミュレーションの実行、デザインの検証、およびデバッグを実行できます。

# ISim の実行

ザイリンクス ISE® Design Suite では、ISim を使用した統合フローが提供されており、ISE Project Navigator または PlanAhead™ ソフトウェアから直接シミュレーションを実行できます。ISim シミュレーションを実行するシミュレーション コマンドはこのフローを使用してデザインをシミュレーションするときに生成されて、自動的にバックグラウンドで実行されます。

## 必要なソフトウェア

このチュートリアルを実行するには、次のいずれかのソフトウェアをインストールする必要があります。

- ISE WebPACK™ 13.3
- ISE Design Suite 13.3 Edition (Logic、DSP、Embedded、System)

ザイリンクス ソフトウェアのインストールに関する詳細は、『ISE Design Suite 13 : インストールおよびライセンス ガイド』UG798) を参照してください。この資料へのリンクは、[付録 A 「その他のリソース」](#)に含まれています。

## チュートリアル デザイン ファイルのインストール

このチュートリアルのデザイン ファイルは、ザイリンクスのウェブサイトの[チュートリアル ページ](#)から入手できます。

- ISim\_In-Depth\_Tutorial.zip デザイン ファイルをダウンロードします。
- デザイン ファイルを書き込み/読み取り権があるディレクトリに解凍します。

デザイン ファイルには、次が含まれています。

表 2-1: チュートリアル デザイン ファイル

フォルダー	説明
sources	デザインの論理シミュレーションに必要な HDL ファイルが含まれています。
scripts	シミュレーションを実行するための未完成のスクリプト ファイルが含まれています。これらのスクリプト ファイルは、チュートリアルの進行に伴い完成させていきます。
completed	完成したスクリプト ファイル、シミュレーション ファイル、および波形コンフィギュレーション ファイルに加え、完成している ISE 13 プロジェクトのチュートリアル デザインが含まれており、進行中のデザイン ファイルと比較できます。
readme.txt	このチュートリアル デザインに関するリードミー ファイル

## デザインの概要

チュートリアル デザインは、Virtex®-5 デジタル クロック マネージャー (DCM) のダイナミック リコンフィギュレーション機能を示したものです。

Virtex-5 DCM を使用すると、デザインで次の式に基づいて出力クロックが生成されます。

$$\text{出力クロック} = \text{入力クロック} * (\text{倍周率} / \text{分周率})$$

DCM のダイナミック リコンフィギュレーション ポート (DRP) を使用すると、倍周率および分周率を定義し直してさまざまな出力周波数を生成できます。

詳細は、『Virtex-5 FPGA ユーザー ガイド』(UG190) の「クロック リソース」セクションを参照してください。この資料へのリンクは、付録 A 「その他のリソース」に含まれています。

## 論理ブロック

このチュートリアル デザインには、次の論理ブロックが含まれています。

### drp\_dcm (drp\_dcm.vhd)

内部フィードバック付き、周波数制御出力、デューティ サイクル調整、およびダイナミック リコンフィギュレーション機能を含んだ Virtex-5 DCM マクロです。

CLKFX\_OUT 出力では、次の式で定義されたクロックが供給されます。

$$\text{CLKFX\_OUT} = \text{CLKIN\_IN} * (\text{倍周率} / \text{分周率})$$

たとえば、100MHz 入力クロックを使用するとき、倍周率を 6、分周率を 5 にすると 120MHz の CLKFX\_OUT 出力クロックが生成されます。

DCM の DRP ポートを使用すると、倍周率 (M) および分周率 (D) パラメーターをダイナミックに定義し直して異なる CLKFX\_OUT 周波数を生成できます。このチュートリアルでは、これらの倍周率および分周率のパラメーターが 16 ビット幅の DI-IN ポートを使用して 16 進数フォーマットで DCM に渡される方法を示します。

$$\text{DI\_IN}[15:8] = M - 1$$

$$\text{DI\_IN}[7:0] = D - 1$$

たとえば、M/D が 6/5 のとき、DI\_IN は 0504h になります。

### drp\_stmach (drp\_stmach.vhd)

drp\_stmach.vhd モジュールでは、ダイナミック リコンフィギュレーション コントローラー (DRP) が記述されています。DRP コントローラーでは、ダイナミック リコンフィギュレーション サイクルを実行するために DCM の DRP 信号をアサート、監視します。

ダイナミック リコンフィギュレーション サイクルは、drp\_start 信号がアサートされると開始します。この手順に従うと、DRP コントローラーで該当する DCM の DRP ピンがアサートされ、フルサイクルが完了します。

drp\_done 信号は、DRP が正しく完了したことを通知します。

### drp\_demo (drp\_demo.vhd)

チュートリアル デザインの最上位モジュールで、DCM マクロおよび DRP コントローラー モジュールが外部の I/O ポートに接続されています。



## drp\_demo\_tb (drp\_demo\_tb.vhd)

セルフチェック HDL テストベンチです。詳細は、次のサブセクションを参照してください。

### デザイン セルフチェック テストベンチ

このデザインの機能性をテストできるように、セルフチェック テストベンチが提供されています ([sources] フォルダに含まれている drp\_demo\_tb.vhd)。セルフチェック テストベンチには、予期する結果とシミュレーションでのサンプル値を比較する検証ルーチンまたは関数が含まれています。このデザインで提供されるセルフチェック テストベンチでは、次が実行されます。

- デザインのシステム クロック (clk\_in) 向けに 100MHz 入力クロックを生成
- デザインの出力周波数をダイナミックに変更するため、4 つの異なるテストを実行。各テストでは、drp\_start 信号を使用して DRP サイクルが開始され、出力クロックに個別の周波数が設定されます。表 2-2 に、各テストで使用される出力周波数および倍周率/分周率パラメーターを示します。

表 2-2： 出力周波数および倍周率/分周率パラメーター

テスト	周波数(MHz)	周期 (ps)	倍周率 (M)	分周率 (D)
1	75	13,332	3	4
2	120	8,332	6	5
3	250	4000	5	2
4	400	2,500	4	1

- 各テストでは、テストベンチで予期されるクロック周期とシミュレーション中に計測されたクロック周期が比較されます。比較結果に基づいて、テストが正常に完了したか、またはエラーが発生したを示すメッセージがシミュレータで表示されます。テストベンチで使用するソース ファイルの 2 つにはエラーが含まれているので、チュートリアル後半では ISim ソフトウェアに含まれるデバッグ機能を使用します。
- シミュレーションの完了時に生成されるサマリ レポートには、正常に完了したテストとエラーが発生したテストの両方を含むリストが含まれています。

このデザインの機能の詳細は、デザインのソースに含まれるインライン コメントを参照してください。

**ヒント：** Project Navigator でテストベンチを作成するには、[Project] → [Create New Sources] をクリックし、[VHDL Testbench] または [Verilog Text Fixture] を選択します。

**注記：** HDL テストベンチ設計方法の詳細は、アプリケーション ノート [XAPP199](#) 『効率的なテストベンチの作成』を参照してください。

## デザインのシミュレーション

ISim 統合フローでは、ISE Project Navigator または PlanAhead ソフトウェアでデザインのビヘイビア シミュレーションおよびタイミング シミュレーションを実行できます。

このチュートリアル フローでは、最初にチュートリアル デザイン向けの ISE プロジェクトを作成します。次に、ビヘイビア シミュレーションのプロパティを設定してから ISim シミュレータを起動してデザインのビヘイビア シミュレーションを実行します。

## ISE Project Navigator でのプロジェクトの作成

ISE Project Navigator の New Project Wizard を使用して、チュートリアル デザイン向けの ISE プロジェクトを作成します。

注記：必ず 7 ページの「チュートリアル デザイン ファイルのインストール」を読んでデザインに必要なファイルを入手してください。

### Project Navigator の起動と New Project Wizard の使用

Project Navigator を起動して、ISE プロジェクトを作成します。

1. ISE Project Navigator を起動します。
2. [File] → [New Project] をクリックして New Project Wizard を起動します。
3. [Create New Project] ページでプロジェクトの名前 (例 : ISim\_Tutorial) および保存先を入力します。
4. [Next] をクリックします。
5. [Project Settings] ページで、デバイスおよびプロジェクトのプロパティを選択します。図 2-1 の設定に合わせて設定を変更してから [Next] をクリックします。

Property Name	Value
Evaluation Development Board	None Specified
Product Category	All
Family	Virtex5
Device	XC5VLX30
Package	FF324
Speed	-3
Top-Level Source Type	HDL
Synthesis Tool	XST (VHDL/Verilog)
Simulator	ISim (VHDL/Verilog)
Preferred Language	Verilog
Property Specification in Project File	Store all values
Manual Compile Order	<input type="checkbox"/>
VHDL Source Analysis Standard	VHDL-93
Enable Message Filtering	<input type="checkbox"/>

図 2-1 : New Project Wizard : [Project Settings] ページ

6. [Project Summary] ページを確認してから [Finish] をクリックします。

## プロジェクトへのチュートリアル ファイルの追加

1. [Project] → [Add Source] をクリックしてソース ファイルを追加します。
2. 7 ページの「チュートリアル デザイン ファイルのインストール」でソース ファイルを保存したディレクトリに移動します。
3. [sources] フォルダでファイルをすべて選択して [開く] をクリックします。
4. 次のウィンドウで、これらのチュートリアル ソースに対して関連付けとライブラリが正しく設定されていることを確認します。図 2-2 の設定と比較してください。




図 2-2 : ソース ファイルと関連付けのステータス

5. [OK] をクリックします。  
これで、ソース ファイルがプロジェクトに追加されます。Project Navigator は、12 ページの図 2-3 のように表示されます。




図 2-3 : ISE Project Navigator のデザイン サマリ

## VHDL ライブラリの作成

次に、このデザインのテストベンチで使用する VHDL パッケージ (drp\_tb\_pkg.vhd) のユーザー VHDL ライブラリを作成します。VHDL パッケージには、テストベンチで検証ルーチンを実行するときに使用される VHDL 関数が含まれています。

VHDL パッケージを作成したら、[work] ライブラリから新しく作成した VHDL ライブラリに移動します。

### VHDL ライブラリの作成

1. Project Navigator で [Project] → [New Source] をクリックし、New Source Wizard を開きます。
2. ソース タイプに [VHDL Library] を選択します。
3. VHDL のライブラリ名に「drp\_tb\_lib」と入力します (13 ページの図 2-4)。  
 注記 : [Add to project] をオンにしたままにします。
4. [Next] をクリックします。




図 2-4 : ソース タイプの選択

5. [Summary] ページを確認してから [Finish] をクリックします。

### ライブラリへの VHDL ファイルの移動

VHDL パッケージ ファイルを [drp\_tb\_lib] ライブラリに移動します。

1. [Sources] パネルで [Libraries] パネルをクリックして [Libraries] パネルに表示を切り替えます。
2. [work] ライブラリを展開表示します (図 2-5)。




図 2-5 : [Libraries] パネル

3. drp\_tb\_pkg.vhd ファイルを右クリックして、[Move to Library] をクリックします。

4. [Move to Library] ダイアログ ボックスで、VHDL パッケージ ファイル `drp_tb_pkg.vhd` の移動先ライブラリに `[drp_tb_lib]` を選択します。

または、ファイルをこのライブラリにドラッグアンドドロップすることもできます。

`fuse` コマンドでは、プロジェクト ファイル (`.prj`) に含まれている VHDL または Verilog ソースコードそれぞれに `vlogcomp` または `vhpcomp` を自動的に実行して、オンザフライでソースをコンパイルできます。

5. [OK] をクリックします。

`[drp_tb_lib]` ライブラリに VHDL `drp_tb_pkg.vhd` パッケージ ファイルが含まれていることを確認してください (図 2-6)。




図 2-6 : ソース ライブラリ

## ビヘイビアー シミュレーションの設定および起動

ISE プロジェクトを作成したので、次に ISim ビヘイビアー シミュレーションを設定、起動します。

### ビヘイビアー シミュレーション プロパティの設定

次の手順に従い、ISE でビヘイビアー シミュレーションのプロパティを設定します。

1. [Sources] パネルの [Design] パネル上部にある [Simulation] ボタンをクリックします。  
シミュレーション タイプを示すドロップダウン リストが表示されます。
2. [Behavioral] を選択します。
3. `drp_demo_tb` テストベンチ ファイルを選択して、階層ツリーを展開してファイルを表示します。  
[Processes] ペインにデザインで使用可能なシミュレーション プロセスが表示されます (15 ページの図 2-7)。




図 2-7 : ビヘイビア シミュレーション プロセス

4. [ISim Simulator] の下位の [Simulate Behavioral Model] を右クリックして [Process Properties] をクリックし、[Process Properties - ISim Properties] ダイアログ ボックスを表示します (図 2-8)。このダイアログ ボックスでは、次のようなさまざまなシミュレーションプロパティを設定できます。
  - シミュレーション実行時間
  - 波形データベースファイルの保存先
  - ユーザー定義のシミュレーション コマンド ファイル
5. [Run for Specified Time] をオフにして、[OK] をクリックします。




図 2-8 : [Process Properties - ISim Properties] ダイアログ ボックス

## ビヘイビア シミュレーションの起動

ISim を起動してチュートリアル デザインのビヘイビア シミュレーションを実行します。

[Processes] ペインで、[Simulate Behavioral Model] をダブルクリックします。




図 2-9 : ISim グラフィカル ユーザー インターフェイス

## 操作後の結果

デザインの解析、コンパイル後に ISim GUI (図 2-9) が開きます。

## 次の操作

第 4 章「ISim グラフィカル ユーザー インターフェイスの使用」に進み、HDL デザインの解析およびデバッグに使用する ISim GUI 機能およびツールについて学びます。



## スタンドアロン ISim の実行

---

ISim スタンドアロン フローでは、ISE® Project Navigator でプロジェクトを設定せずにデザインをシミュレーションできます。このフローでは、次を実行します。

- fuse コマンドを使用してシミュレーション実行ファイルを作成できるよう、ISim プロジェクト ファイルを手動で作成します。
- fuse コマンドで生成したシミュレーション実行ファイルを実行し、ISim グラフィカル ユーザー インターフェイス (GUI) を起動します。

### はじめに

#### 必要なソフトウェア

このチュートリアルを実行するには、次のいずれかのソフトウェアをインストールしてください。

- ISE WebPACK™ 13.3
- ISE Design Suite 13.3 Edition (Logic、DSP、Embedded、System) のいずれか

ザイリンクス ソフトウェアのインストールに関する詳細は、『ISE Design Suite 13 : インストールおよびライセンス ガイド』UG798) を参照してください。この資料へのリンクは、[付録 A 「その他のリソース」](#)に含まれています。

#### チュートリアル デザイン ファイルのインストール

このチュートリアルのデザイン ファイルは、ザイリンクスのウェブサイトの[チュートリアル ページ](#)から入手できます。

- ウェブサイトからチュートリアルのデザイン ZIP ファイルをダウンロードします。
- デザイン ファイルを書き込み/読み取り権があるディレクトリに解凍します。

チュートリアル デザイン ファイルの内容は、次のとおりです。

表 3-1 : チュートリアル デザイン ファイル

フォルダー	説明
sources	デザインの論理シミュレーションに必要な HDL ファイルが含まれています。
scripts	シミュレーションを実行するための未完成のスクリプト ファイルが含まれています。これらのスクリプト ファイルは、チュートリアルの進行に伴い完成させていきます。
completed	完成したスクリプト ファイル、シミュレーション ファイル、および波形コンフィギュレーション ファイルに加え、完成している ISE 13 プロジェクトのチュートリアル デザインが含まれており、進行中のデザイン ファイルと比較できます。
readme.txt	このチュートリアル デザインに関するリードミー ファイル

## デザインの概要

チュートリアル デザインは、Virtex®-5 デジタル クロック マネージャー (DCM) のダイナミック リコンフィギュレーション機能を簡単に示したものです。

Virtex-5 DCM を使用すると、デザインで次の式に基づいて出力クロックが生成されます。

$$\text{出力クロック} = \text{入力クロック} * (\text{倍周率} / \text{分周率})$$

DCM のダイナミック リコンフィギュレーション ポート (DRP) を使用すると、倍周率および分周率を定義し直してさまざまな出力周波数を生成できます。

## 論理ブロック

チュートリアル デザインは、次の論理ブロックから構成されています。

### drp\_dcm (drp\_dcm.vhd)

内部フィードバック付き、周波数制御出力、デューティ サイクル調整、およびダイナミック リコンフィギュレーション機能を含んだ Virtex-5 DCM マクロです。

CLKFX\_OUT 出力では、次の式で定義されたクロックが供給されます。

$$\text{CLKFX\_OUT} = \text{CLKIN\_IN} * (\text{倍周率} / \text{分周率})$$

たとえば、100MHz 入力クロックを使用するとき、倍周率を 6、分周率を 5 にすると 120MHz の CLKFX\_OUT 出力クロックが生成されます。

DCM の DRP ポートを使用すると、倍周率 (M) および分周率 (D) パラメーターをダイナミックに定義し直して異なる CLKFX\_OUT 周波数を生成できます。このチュートリアルでは、これらの倍周率および分周率のパラメーターが 16 ビット幅の DI\_IN ポートから DCM にどのように渡されるかを示します。

$$\text{DI\_IN}[15:8] = M - 1$$

$$\text{DI\_IN}[7:0] = D - 1$$

たとえば、M/D が 6/5 のとき、DI\_IN は 0504h になります。

## drp\_stmach (drp\_stmach.vhd)

このモジュールでは、ダイナミック リコンフィギュレーション コントローラーが記述されています。DRP コントローラーでは、ダイナミック リコンフィギュレーション サイクルを実行するために DCM の DRP 信号をアサート、監視します。

ダイナミック リコンフィギュレーション サイクルは、drp\_start 信号がアサートされると開始します。この手順に従うと、DRP コントローラーで該当する DCM の DRP ピンがアサートされ、ダイナミック リコンフィギュレーション サイクルが完了します。

drp\_done 信号は、ダイナミック リコンフィギュレーション サイクルが正しく完了したことを通知します。

## drp\_demo (drp\_demo.vhd)

チュートリアル デザインの最上位モジュールで、DCM マクロおよび DRP コントローラー モジュールが外部の I/O ポートに接続されています。

## drp\_demo\_tb (drp\_demo\_tb.vhd)

セルフチェック HDL テストベンチ。詳細は、「[デザイン セルフチェック テストベンチ](#)」を参照してください。

## デザイン セルフチェック テストベンチ

このデザインの機能性をテストできるように、セルフチェック テストベンチが提供されています ([sources] フォルダーに含まれている drp\_demo\_tb.vhd を参照)。セルフチェック テストベンチには、予期する結果とシミュレーションでのサンプル値を比較する検証ルーチンまたは関数が含まれています。このデザインで提供されるセルフチェック テストベンチでは、次が実行されます。

- デザインのシステム クロック (clk\_in) 向けに 100MHz 入力クロックを生成
- デザインの出力周波数をダイナミックに変更するため、4 つの異なるテストを実行。各テストでは、drp\_start 信号を使用して DRP サイクルが開始され、出力クロックに個別の周波数が設定されます。表 3-2 に、各テストで使用する出力周波数および倍周率/分周率パラメーターを示します。

表 3-2 : 各テストで使用される出力周波数および倍周率/分周率パラメーター

テスト	周波数(MHz)	周期 (ps)	倍周率 (M)	分周率 (D)
1	75	13,332	3	4
2	120	8,332	6	5
3	250	4,000	5	2
4	400	2,500	4	1

- 各テストでは、テストベンチで予期されるクロック周期とシミュレーション中に計測されたクロック周期が比較されます。比較結果に基づいて、テストが正常に完了したか、またはエラーが発生したを示すメッセージがシミュレータで表示されます。
- シミュレーションの完了時に生成されるサマリ レポートには、正常に完了したテストとエラーが発生したテストの両方を含むリストが含まれています。

このデザインの機能の詳細は、デザインのソースに含まれるインライン コメントを参照してください。

## シミュレーションの準備

ISim スタンドアロン フローでは、ISE Project Navigator でプロジェクトを設定せずにデザインをシミュレーションできます。このフローでは、fuse コマンドでシミュレーション実行ファイルを作成するのに使用する ISim プロジェクト ファイルを手動で作成します。この手順を完了させると、シミュレーション実行ファイルを実行して ISim GUI を起動できます。

### ISim プロジェクト ファイルの作成

次に、通常の ISim ファイルの構文を示します。

```
verilog|vhdl <library_name> {<file_name_1>.v|.vhd}
```

説明 :

- **verilog|vhdl** : ソース ファイルが Verilog または VHDL ファイルであることを示します。Verilog または VHDL ソース ファイルを含めます。
- **<library\_name>** : 指定行のソースがコンパイルされるライブラリを指定します。**[work]** がデフォルトのライブラリです。
- **<file\_name>** : ライブラリに関連するソース ファイルを指定します。

**注記 :** Verilog ソース ファイルは 1 行に複数指定できますが、VHDL ソース ファイルは 1 つのみしか指定できません。

次の手順に従い、チュートリアル デザインの ISim プロジェクト ファイルを構築します。

1. チュートリアル ファイルの **[scripts]** フォルダを参照します。
2. テキスト エディターで **simulate\_isim.prj** プロジェクト ファイルを開きます。  
この時点では、プロジェクト ファイルは未完成です。
3. 前述の構文ガイドラインに従い、含まれていないソースをリストします。

含まれていないソース :

- **drp\_dcm.vhd** : VHDL ソース ファイル。**[work]** ライブラリにコンパイルする必要があります。
- **drp\_tb\_pkg.vhd** : VHDL パッケージ ファイル。**[drp\_tb\_lib]** ライブラリにコンパイルする必要があります。

**注記 :** ソース ファイルは、依存順にリストする必要はありません。fuse コマンドでは依存順が自動的に解決され、正しい順序でファイルが処理されます。

チュートリアル ファイルの **[completed]** フォルダには完成したプロジェクト ファイルが含まれているので、作成したプロジェクト ファイルと比較できます。

4. ファイルを保存してから閉じます。

## シミュレーション実行ファイルの構築

この手順では、**fuse** コマンドで作成したプロジェクト ファイルが使用され、デザインのすべてのソースが解析、コンパイル、リンクされます。これで、**ISim GUI** でシミュレーションを実行できるシミュレーション実行ファイルが生成されます。

### fuse の使用

次に、通常の **fuse** 構文を示します。

```
fuse -incremental -prj <project file> -o <simulation executable>  
      <library.top_unit>
```

説明：

- **-incremental** : 最後にコンパイルされてから変更されたファイルのみを再コンパイルします。
- **-prj** : 入力として使用する **ISim** プロジェクト ファイルを指定します。
- **-o** : シミュレーション実行出力ファイルの名前を指定します。
- **<library.top\_unit>** : 最上位デザイン ユニットを指定します。

次の手順に従い、**fuse** を使用してチュートリアル デザインの解析、コンパイル、およびエラボレーションを実行します。

1. チュートリアル ファイルの [scripts] フォルダを参照します。
2. テキスト エディターで **fuse\_batch.bat** ファイルを開きます。
3. この **fuse** コマンドは未完成の状態です。上記の構文情報を使用して、次のオプションを含むようにコマンド行を編集します。
  - a. インクリメンタル コンパイルを使用
  - b. **simulate\_isim.prj** をプロジェクト ファイルとして使用
  - c. **simulate\_isim.exe** をシミュレーション ファイルとして使用
  - d. **work.drp\_demo\_tb** をシミュレーションの最上位デザイン ユニットとして使用
4. バッチ ファイルを保存してから閉じます。
5. ISE のコマンド プロンプトで **fuse\_batch.bat** ファイルまで移動して、**fuse** を実行します。

**注記** : ISE のコマンド プロンプトを開くには、[スタート] → [プログラム] → [Xilinx ISE Design Suite] → [Accessories] で [ISE Design Suite Command Prompt] をクリックします。

**fuse** コマンドでソースのコンパイル、デザイン ユニットのエラボレーション、オブジェクト コードのリンクが完了すると、シミュレーション実行ファイル (**simulate\_isim.exe**) が [scripts] フォルダに含められます。

[completed] フォルダには完成した **simulate\_isim.bat** バッチ ファイルが含まれているので、作成したファイルと比較してください。

## デザインのシミュレーション

21 ページの「シミュレーション実行ファイルの構築」セクションで `fuse` コマンドを使用して生成したシミュレーション実行ファイルを実行して ISim GUI を起動します。この手順を完了すると、ISim GUI で詳細にデザインを調べることができます。

### シミュレーション実行ファイルの実行

次に、シミュレーション実行ファイルを起動するときに使用する構文を示します。

```
Simulation_executable -gui -view <wave_configuration_file> -wdb  
<waveform_database_file>
```

説明 :

- `-gui` : ISim を GUI モードで起動します。
- `-view` : ISim GUI で指定の波形ファイルを開きます。
- `-wdb` : シミュレーション データベース出力ファイルの名前を指定します。

シミュレーションを起動するには、次を実行します。

1. チュートリアル ファイルの [scripts] フォルダを参照します。
2. テキスト エディターで `simulate_isim.bat` バッチ ファイルを開きます。バッチ ファイルは意図的に空白になっています。
3. 上記の構文情報を使用して、次の設定を含むようにバッチ ファイルを編集します。
  - a. シミュレーション実行ファイル名 : `simulate_isim.exe`
  - b. GUI モードで実行
  - c. シミュレーション データベース出力名を `simulate_isim.wdb` に設定

注記 : 波形コンフィギュレーション ファイルは、このチュートリアル ファイルに含まれていません。このファイルは、シミュレーション中に作成されます。
4. ファイルを保存してから閉じます。
5. ISE のコマンド プロンプトで `simulate_isim.bat` ファイルまで移動して、シミュレータを実行します。

## 操作後の結果

ISim GUI が開き、デザインが読み込まれます。シミュレーション時間は、実行時間を指定するまで 0ns になっています。

[completed] フォルダには完成した `simulate_isim.bat` バッチ ファイルが含まれているので、作成したファイルと比較できます。

## 次の操作

第 4 章「ISim グラフィカル ユーザー インターフェイスの使用」に進み、HDL デザインの解析およびデバッグに使用する ISim GUI 機能およびツールについて学びます。

## ISim グラフィカル ユーザー インターフェイスの使用

ISim グラフィカル ユーザー インターフェイス (GUI) には、波形ウィンドウ、ツールバー、パネル、およびステータス バーが含まれています。メイン ウィンドウでは、デザインでシミュレーションが可能な箇所の表示、波形ウィンドウでの信号の追加および表示、ISim コマンドを使用したシミュレーションの実行、デザインの検証、およびデバッグを実行できます (図 4-1)。




図 4-1 : ISim グラフィカル ユーザー インターフェイス

GUI コンポーネントの詳細は、『ISim ユーザー ガイド』(UG660) を参照してください。この資料へのリンクは、[付録 A 「その他のリソース」](#)に含まれています。

## ISim GUI の説明

### 主要ツールバー

ISim のメイン ウィンドウで提供されているツールバーでは、さまざまな機能を実行できます。これらのツールバーでは、メニューでよく使用するコマンドにアクセスできます。GUI コンポーネントの詳細は、『ISim ユーザー ガイド』(UG660) を参照してください。この資料へのリンクは、[付録 A 「その他のリソース」](#)に含まれています。

メイン ウィンドウのツールバー アイコンは、ISim GUI 上部に配置されています。[図 4-2](#) に、ツールバー アイコンを示します。ツールバーはカスタマイズ可能で、必要なツールバーのみを表示できます。



図 4-2 : 主要ツールバー

### [Instances and Processes] パネル

[Instances and Processes] パネルには、波形ウィンドウの波形コンフィギュレーションと関連するブロック (インスタンスおよびプロセス) の階層が表示されます。インスタンスシート、エラーレポートされたエンティティ (VHDL) およびモジュール (Verilog) は、ポート、信号、およびクロック コンポーネントと共にツリー構造で表示されます ([図 4-3](#))。




図 4-3 : [Instances and Processes] パネル



## [Source Files] パネル

[Source Files] パネルには、デザインに関連するファイルのリストが表示されます。このファイルのリストは、fuse コマンドによりデザインの解析およびエラボーレーション中に供給されます。この操作は、GUI ではバックグラウンドで実行されます。HDL ソース ファイルは、ソース コードを読み取り専用で開くことができます。図 4-4 に [Source Files] パネルを示します。





図 4-4 : [Source Files] パネル

## [Objects] パネル

[Objects] パネルでは、[Instances and Processes] パネルで選択したインスタンスおよびプロセスに関連するポートおよび信号が表示されます。

パネル上部には [Instances and Processes] パネルで選択したインスタンスおよびプロセスが表示され、そのオブジェクトおよび値が [Objects] パネルの表に表示されます。

次に、[Objects] パネルの表の各列について説明します。

- [Object Name] : 信号名とそのタイプを示すシンボルが表示されます。
- [Valure] : [Sync Time] ボタン  に基づきシミュレーション時間またはメイン カーソルの場所の信号の値を表示します。
- [Data Type] : シミュレーション オブジェクト、ロジック、またはアレイのデータ タイプを表示します。

26 ページの図 4-5 に [Objects] パネルを示します。




図 4-5 : [Objects] パネル

## 波形ウィンドウ

波形ウィンドウには、信号、バス、およびこれらの波形が表示されます (図 4-6)。波形ウィンドウの各タブには、信号およびバスのリストとそのプロパティ、仕切り、カーソル、またはマーカーなどの波形オブジェクトから構成される波形コンフィギュレーションが表示されます。

GUI では波形コンフィギュレーションの信号およびバスがシミュレーション中にトレースされるため、波形コンフィギュレーションはシミュレーションを実行してシミュレーション結果を調べるときに使用されます。

デザインおよびシミュレーション データはフラット ファイル データベースに含まれるので、波形コンフィギュレーションに信号を追加したり、またそこから信号を削除してもシミュレーション データは影響を受けません。




図 4-6 : 波形ウィンドウ

## テキスト エディター ウィンドウ

テキスト エディター ウィンドウでは、シミュレーションで使用する HDL ソース ファイルに簡単にアクセスできます。テキスト エディターでは、次を実行できます。

- HDL ソース ファイルを表示して編集
- ソース ファイルにブレークポイントを設定してデバッグ
- ソース コードを 1 行ずつ進める




図 4-7 : テキスト エディター ウィンドウ

## [Breakpoints] パネル

[Breakpoints] パネルでは、デザインに現在設定されているブレークポイントがリスト表示されます。このリストでは、ソース ファイルに設定されている各ブレークポイントに対して、ファイルの保存場所、ファイル名、および行番号が表示されます。[Breakpoints] パネルのツールバーや文脈依存メニューを使用して、選択したブレークポイントまたはすべてのブレークポイントを削除したり、ソース コードに移動できます。

詳細は、『ISim ユーザー ガイド』(UG660) の第 4 章「デザインのデバッグ」を参照してください。この資料へのリンクは、[付録 A 「その他のリソース」](#)に含まれています。




図 4-8 : [Breakpoints] パネル

## [Console] パネル

[Console] パネルでは、ISim で生成されるメッセージ ログを確認し、コマンド プロンプトで標準 Tcl コマンドおよび ISim 特有のコマンドを入力できます。




図 4-9 : [Console] パネル

## デザインの検証

このセクションでは、手順に従いチュートリアル デザインの論理動作を確認します。

- 信号を波形ウィンドウで使用したり、[Console] パネルに表示されているテストベンチのメッセージを確認しながら、シミュレーションを実行、再実行してデザインの機能を確認します。
- テストベンチの信号およびその他のデザイン ユニットを波形ウィンドウに追加し、これらのステータスを監視します。
- 波形ウィンドウの信号を識別しやすくするよう、グループや仕切りを追加します。
- 信号および波形ウィンドウのプロパティを変更し、波形ウィンドウで信号を確認しやすくします。
- マーカーおよびカーソルを使用してシミュレーションでの主なイベントをハイライトしたり、ズーム機能や時間計測機能を使用します。
- 複数の波形ウィンドウ コンフィギュレーションを使用して、1 つのシミュレーション セッションで複数の信号を確認しやすくします。

## 信号の追加

**注記 :** 第 2 章「ISim の実行」を完了している場合は、この手順を飛ばして進んでください。テストベンチのシミュレーション オブジェクトすべてが波形ウィンドウに追加されています。

特定時間シミュレーションを実行する前に、信号のステータスを観察できるよう波形ウィンドウに信号を追加する必要があります。

テストベンチのすべてのシミュレーション オブジェクトを波形ウィンドウに追加します。シミュレーション オブジェクトには、次が含まれます。

- 入力クロック (clk\_in) : テストベンチで生成される 100MHz クロックで、デジタル クロック マネージャー (DCM) への入力クロックです。
- ダイナミック リコンフィギュレーション ポート (DRP) (drp\_\*) : DCM の DRP 機能に関連する信号です。テストベンチではこれらの信号がアサート、監視され、DCM の DRP 機能が確認、制御されます。
- DCM 出力信号 (dcm\_\*) : DCM の出力クロックです。

信号を波形ウィンドウに追加するには、次の手順に従います。

1. [Instances and Processes] パネルで `drp_demo_tb` インスタンス ユニットの右クリックします。
2. [Add to Wave Window] をクリックします。

注記：インスタンスを選択して波形ウィンドウにドラッグすることも可能です。

`drp_demo_tb` テストベンチのシミュレーション オブジェクトが波形ウィンドウに表示されます (図 4-10)。





図 4-10 : 波形ウィンドウ

## 特定時間のシミュレーションの実行

特定時間だけシミュレーションを実行でします (5 マイクロ秒 (us))。

1. ISim ツールバーにある [Run for the time specified on the toolbar] に「5us」と入力して [Run] ボタン  をクリックします。

注記 : Tcl プロンプトに「run 5 us」と入力し、Enter キーを押しても実行できます。

波形ウィンドウでは、5us シミュレーション時間までの信号のトレースが表示されます (図 4-11)。





図 4-11 : 波形ウィンドウ

2. 波形ウィンドウでスペクトラム全体を表示する場合は、[View] → [Zoon] → [To Full View] をクリックするか、[Zoom Full View] ボタン  をクリックします。

水平方向または垂直方向のスクロール バーを使用して、波形コンフィギュレーション全体を表示できます。

シミュレーション中にテストベンチからのアサートがあります。

3. [Console] パネルでテストベンチから出力されたメッセージを確認します (図 4-12)。





図 4-12 : [Console] パネル

Test 2 が予測どおりエラーになっていることを確認してください。この問題をチュートリアル後半で修正します。

## シミュレーションの再スタート

次に、[Restart] ボタン  をクリックしてシミュレーションを再スタートします。

再スタートでは波形ウィンドウがクリアにされ、シミュレーション時間が 0 ピコ秒 (9ps) に設定されます。

注記：Tcl プロンプトに「restart」と入力してもシミュレーションを再スタートできます。

波形ウィンドウは、[図 4-13](#) のように表示されます。




図 4-13：波形ウィンドウ

次のセクションでは、波形ウィンドウの仕切り、グループ、カーソル、およびマーカーなどの機能を使用して、チュートリアル デザインのシミュレーションを詳細に解析します。

## グループの追加

このデザインの機能をさらに解析できるよう、次の手順に従って別のデザイン ユニットの信号を追加します。

波形ウィンドウに信号を多く追加すると、すべての信号が波形ウィンドウのサイズ内に収まらなくなります。すべての信号を確認するのに波形ウィンドウの垂直方向スクロールバーを使用することになるため、確認作業が面倒になります。

信号をグループにまとめることで、表示環境を向上できます。グループを使用すると、同じ目的の複数の信号をまとめて表示/非表示できます。

波形コンフィギュレーションの信号をグループ化するには、次の手順に従います。

1. 波形ウィンドウで、Ctrl キーを押したままにして、drp\_ で始まる drp\_demo\_tb デザイン ユニットの含まれている信号すべてを選択します。
2. 選択されている信号を右クリックし、[New Group] をクリックします。  
または、信号を選択して波形ウィンドウにドラッグすることも可能です。
3. 新しいグループに名前を入力します。ここでは、「DRP Test Signals」という名前を付けます。  
波形ウィンドウに階層が閉じた状態でグループが作成されます。
4. グループの階層を展開するには、グループ名左横のプラス記号をクリックします。
5. デザイン ユニット drp\_demo\_tb に含まれる「dcm\_」で始まる すべての信号を含めるグループを作成します。
6. このグループに「DCM Test Signals」という名前を付けます。
7. 作成したグループをすべて展開表示します。

波形ウィンドウは、[図 4-14](#) のように表示されます。




図 4-14 : グループの追加

信号グループが図と一致しない場合は、次の方法で修正できます。

- 無関係の信号を含めた場合は、カットアンドペーストで信号をメイン リストに移動します。



- グループを作成したがメイン リストの信号を含め忘れた場合は、ドラッグアンドドロップで信号をグループに移動します。
- [Edit] → [Undo] をクリックすると、グループを解除できます。
- グループを解除することでやり直すことができます。この場合はグループを右クリックして [Ungroup] をクリックします。

## 仕切りの追加

どのデザイン ユニットに属する信号かをわかりやすく表示できるよう、デザイン ユニットごとに信号を分ける仕切りを追加します。

仕切りを波形ウィンドウに追加するには、波形ウィンドウの任意の場所を右クリックして [New Divider] をクリックし、仕切り名を入力します。

1. 次の 3 つの仕切り名を追加します。
  - TESTBENCH
  - DCM
  - DRP CONTROLLER
2. [TESTBENCH] をクリックしてリストの一番上までドラッグします。
3. その他の仕切りは、リストの最後に移動します。

注記：仕切り名は、ダブルクリックするか、F2 キーを押すいつでも変更可能です。

波形ウィンドウは、図 4-15 のように表示されます。




図 4-15：仕切りの追加

## サブモジュールからの信号の追加

このセクションでは、サブモジュールとテストベンチのテスト信号間の通信を調べるために、インスタンス化されている DCM モジュール (Inst\_drp\_dcm) および DRP コントローラ モジュール (Inst\_drp\_stmach) の信号を追加します。信号をグループに追加する最も簡単な方法は、信号をフィルターしてから選択する方法です。

次の手順に従い、必要な信号を追加します。

1. [Instances and Processes] パネルで、図 4-16 に示すように drp\_demo\_tb の階層を展開表示します。
2. Inst\_drp\_dcm エンティティをクリックします。




図 4-16 : [Instances and Processes] パネル

現在ハイライトされているデザイン ユニットに関連するシミュレーション オブジェクトが [Objects] パネルに表示されます (図 4-17)。




図 4-17 : [Objects] パネル

デフォルトでは、変数、定数などのすべての種類のシミュレーション オブジェクトが [Objects] パネルに表示されます。オブジェクトのタイプは、35 ページの図 4-18 のように示されます。

## Signals




図 4-18 : 信号およびアイコン

このパネルでは表示するシミュレーション オブジェクトの種類をフィルターできます。このパネルのツールバーをクリックして、入力、出力、双方向、内部、定数、および変数ごとにフィルターして表示します。

3. ボタンを切り替えるごとに表示されるオブジェクトの種類が切り替わります。



図 4-19 : [Objects] パネルのツールバー ボタン

4. [Instances and Processes] パネルで `Inst_drp_dcm` デザイン ユニットが選択されている状態で、[Objects] パネルで入力ポート、出力ポート、および内部信号をツール バーでクリックします。
5. [Objects] パネルに表示されているすべてのオブジェクトを選択し、波形ウィンドウの [DCM] 仕切りの下にドラッグアンドドロップします。

**注記：** ISim Tcl プロンプトで `wave add Tcl` コマンドを使用しても、波形ウィンドウにこれらの信号を追加できます。次に例を示します。

```
wave add /drp_demo_tb/uut/inst_drp_dcm
```

6. 同様に、[DRP CONTROLLER] 仕切りの下にインスタンス済みデザイン ユニット `Inst_drp_stmach` の入力ポート、出力ポート、および内部信号を追加します。
7. 追加した信号にグループを作成します。各信号セットを [Inputs]、[Outputs]、および [Internal] のグループに分けます。

波形ウィンドウは、図 4-20 のように表示されます。




図 4-20 : 波形ウィンドウの設定

## 信号および波形ウィンドウのプロパティの変更

次に、波形ウィンドウに表示されている信号の一部のプロパティを変更し、シミュレーションの表示をわかりやすくします。

### 信号名の表示形式の変更

ISim ではデフォルトで階層リファレンスを省いた短い名前で信号が波形に追加されます。一部の信号では、属しているモジュールを知ることが重要です。

次の手順に従って、`drp_multiply` および `drp_divide` バス信号の信号名の表示形式を変更します。

1. 波形ウィンドウで **DRP Test Signals** グループに含まれている `drp_multiply` および `drp_divide` 信号を **Ctrl** キーを押しながら選択します。
2. 右クリックして **[Name] → [Long]** をクリックします。

これで、信号名の表示形式が変更されます。

### 信号名の基数変更

一部の信号は 2 進数より 16 進数で表示されたほうが認識しやすくなるものがあります。たとえば、信号 `drp_multiply` および `drp_divide` がその例です。

次の手順に従って、これらの信号の基数オプションを変更します。

1. 波形ウィンドウで `drp_demo_tb/drp_multiply` および `drp_demo_tb/drp_divide` 信号を選択します。
2. 右クリックして **[Radix] → [Hexadecimal]** をクリックします。

### 信号の表示色の変更

ISim では、波形ウィンドウに表示される信号の色を変更し、類似する信号を見分けることができます。

次の手順に従って、`drp_multiply` および `drp_divide` 信号の表示色を変更します。

1. 波形ウィンドウで [Name] 列にリストされている信号名を右クリックします。
2. [Signal Color] をクリックしてカラーパレットから色を選択するか、(...) ボタンをクリックしてカスタムカラーを選択します。





図 4-21 : 信号の表示色の変更

注記：[Divider Color] オプションを使用すると、波形ウィンドウで作成した仕切りの色を変更できます。

### 波形ウィンドウのフロート表示

画面の解像度設定によっては、波形ウィンドウに表示できる以上の信号が含まれている場合があります。波形ウィンドウをフロートすると、表示エリアを拡張できます。フロートさせると、波形の内容のみを含む新しいウィンドウが開きます。

ウィンドウをフロートするには、[Float Window] ボタン  をクリックします。

これで、波形ウィンドウでの変更が終了しました。波形ウィンドウは、テストベンチグループが展開表示されているとき、[図 4-22](#) のように表示されます。




図 4-22 : 完全に設定されたフロート波形ウィンドウ

## 波形ウィンドウの設定の保存

今後の ISim シミュレーション セッションで使えるよう、現在の波形ウィンドウ (波形コンフィギュレーション) を保存します。


波形コンフィギュレーションを保存するには、次の手順に従います。

1. 現在の波形コンフィギュレーションに名前を付けるには、[File] → [Save As] をクリックします。
2. 作業中の波形コンフィギュレーションを「tutorial\_1.wcfg」という名前で保存します。

これで、波形コンフィギュレーションが保存されました。


注記：保存した波形ウィンドウ設定は、[File] → [Open] をクリックすると読み込むことができます。

## デザインのシミュレーション

アップデートした波形コンフィギュレーションでデザインをもう一度シミュレーションします。  
[Run All] ボタン  をクリックして、シミュレーションを再実行します。

注記：Tcl プロンプトに「run all」と入力してもシミュレーションを再実行できます。

シミュレーションが約 13 マイクロ秒 (us) 間実行されます。

シミュレーションが完了したら、[Zoom to Full View] ボタン  をクリックして波形全体を表示します。

波形コンフィギュレーションは、[図 4-23](#) のように表示されます。




図 4-23 : 13us シミュレーション時間後の波形ウィンドウ

## マーカーの使用

このデザインで使用されるセルフチェック テストベンチでは、DCM のダイナミック リコンフィギュレーション機能を紹介するために 4 つのテストが実行されます。

次の手順に従い、新しいテストの開始ごとにマーカーを使用します。

1. [Console] パネルで各テストの開始時にシミュレーション時間を確認します。たとえば、テスト 1 は [図 4-24](#) に示すように約 1,150ns で開始します。




図 4-24 : [Console] パネル

2. [Edit] → [Go To] をクリックし、[Go To Time] に「1150 ns」と入力して、メイン カーソル (黄色) を最初のテストベンチ テストに移動させます。





図 4-25 : [Go To Time] フィールド

3. ツールバーの [Add Marker] ボタン  をクリックします。

**注記：**入力した時間の単位はナノ秒ですが、波形ウィンドウにはマイクロ秒で表示されます。ピコ秒で入力することも可能です。波形ウィンドウは、選択した計測単位に合わせて変更されます。

4. [Console] パネルでテストベンチで実行された 4 つのテストの開始地点を確認し、そこにマーカーを追加します。波形ウィンドウは、[図 4-26](#) のように表示されます。




図 4-26 : テスト開始地点をマーカーで識別

## カーソルの使用

ISim の [Console] パネルでテスト 2 と 4 がエラーになったことがレポートされています。図 4-27 にテスト 4 のエラーを示します。




図 4-27 : [Console] パネル レポート : テスト 4 でエラーが発生

テスト 2 および 4 では、デジタル周波数合成での倍周率および分周率を変更して新しいクロック出力 (CLKFX) の周波数 (テスト 2 では 120MHz、テスト 4 では 400MHz) が設定されるようダイナミック リコンフィギュレーションポート (DRP) の書き込みサイクルが実行されます。

ただし、DRP サイクルの最後でテストベンチにより計測された周期が予期周期と一致しないことが判明しました。テスト 2 と 4 は、周期の不一致が原因でエラーになっています。テスト 2 のエラーを、図 4-28 に示します。




図 4-28 : テスト 2 は周期の不一致が原因でエラーが発生

次の手順では、エラーが発生したときに ISim のメイン カーソル (黄色) を使用して波形ウィンドウで拡大表示します。また、dcm\_clkfx\_out 信号の周期をカーソルを使用して計測し、テストベンチの計測が正しいか確認します。






## 拡大表示

まず、波形ウィンドウでテスト 2 の開始地点を拡大表示して、出力クロック `dcm_clkfx_out` のステータスを確認します。

カーソルを使用して特定エリアを拡大表示するには、次の手順に従います。

1. メイン (黄色) カーソルをクリックしてテスト 2 の開始地点を示すマーカーの近くにドラッグします (マーカーの 3.461664 us 地点)。これで、カーソルがマーカーに揃います。

注記：または、ツールバーの [Previous Marker] ボタン  または [Next Marker] ボタン  をクリックして、メイン カーソルをマーカー間で移動することも可能です。

2. [Zoom In] ボタン  をクリックして拡大表示します。

波形ウィンドウでカーソルで特定されたエリアが拡大表示されます。

3. DCM テスト信号 `dcm_clk0_out` および `dcm_clkfx_out` の立ち上がりと立ち下がりが確認できるまで、手順 2 を繰り返します (図 4-29)。





図 4-29 : `dcm_clk0_out` 信号および `dcm_clkfx_out` 信号の確認

## 時間の計測

カーソルを使用すると、2 つのエンドポイント間の時間を計測できます。この機能を使用すると、DRP サイクルが完了した後 (drp\_done 信号がアサートされた後) の dcm\_clkfx\_out の時間を計測することで、[Console] パネルにレポートされている、テスト 2 実行中にテストベンチで計測された値を確認できます。

カーソルを使用して時間を計測するには、次の手順に従います。

1. [Snap to Transition] ボタン  をクリックすると、カーソルを遷移エッジに合わせることができます。
2. DRP サイクル完了後 (drp\_done 信号のアサート後) の最初のクロックの立ち上がりエッジ付近でクリックしたままにします。メイン カーソルは dcm\_clkfx\_out の立ち上がりエッジに合わせられます。
3. ボタンを押したままにすると、マウスが次のクロックの立ち上がりエッジに移動します。セカンダリ マーカーが表示されます。

定義された 2 つのエンドポイント間の時間が波形ウィンドウ下に時間デルタとして表示されます (図 4-30)。





図 4-30 : 波形ウィンドウでの時間計測

カーソルを使用すると、dcm\_clkfx\_out 出力クロックの 2 つの立ち上がりエッジ間の時間は 7,142ps です。この値は、140MHz クロック信号と同等です。テスト 2 は 120MHz が予期される値のため、不一致が原因でエラーになります。

4. 同様の手順でテスト 4 を解析します。Hテストベンチで 400MHz が予期されるのに実際の周波数が 300Mhz と計測されることが確認できます。

**注記：** 波形ウィンドウのツールバーにある [Floating Ruler] ボタン  をクリックして、波形コンフィギュレーション上にフロート ルーラーを表示します。この機能は、2 つのエンドポイント間をカーソルを使用して計測するときに使用できます。最初の時間エンドポイントには、ゼロ (0px) が

ルーラー上に表示されます。この機能は、最初のエンドポイントに相対して複数の時間計測を実行するときに便利です。

## 複数の波形コンフィギュレーションの使用

画面の解像度によっては、1つの波形ウィンドウで一度にすべての信号が表示されない場合があります。複数の波形ウィンドウを開くと、それぞれで特定の信号セットおよび信号のプロパティを表示できます。

次の手順に従い、新しい波形ウィンドウを開きます。

1. ISim で [File] → [New] をクリックします。
2. [New] ダイアログ ボックスで [Wave Configuration] を選択して [OK] をクリックします。

空の波形コンフィギュレーションが開きます。

仕切り、グループ、およびシミュレーション オブジェクトを新しい波形コンフィギュレーションに移動できます。

次の手順に従い、DCM および DRP コントローラー ユニットに関連するすべてのシミュレーション オブジェクトを新しい波形ウィンドウに移動します。

1. Ctrl キーを押しながら新しい波形ウィンドウに移動するオブジェクト (仕切り、グループなど) をハイライトします。
2. 選択されている信号のいずれかを右クリックして [Cut] をクリックします。

**注記：**このチュートリアルでは、信号を別の波形コンフィギュレーションに移動しますが、[Copy] コマンドを使用すると信号をコピーでき、両方のウィンドウに信号を保持できます。

または、インスタンスを選択して波形ウィンドウにドラッグすることも可能です。

3. 新しい波形コンフィギュレーションのタブをクリックします。
4. 波形コンフィギュレーションの [Name] 列を右クリックして、[Paste] をクリックします。
5. [File] → [Save As] をクリックして、この波形コンフィギュレーションを「tutorial\_2.wcfg」という名前で保存します。

これで、[図 4-31](#) および [44 ページの図 4-32](#) のような 2 つの波形ウィンドウが表示されます。




図 4-31 : tutorial\_1.wcfg




図 4-32 : tutorial\_2.wcfg

## デザインのデバッグ

マーカー、カーソル、および複数の波形コンフィギュレーションを使用してデザインを確認したので、次はブレークポイントを設定したりソースコードを1行ずつ実行するなど、ISim デバッグ機能を使用してデザインをデバッグし、エラーになった2つのDRPテストの問題を修正します。

### ソースコードの表示

まず、チュートリアルデザインのテストベンチを確認して、各テストがどのように実行されるか学びます。

次のいずれかの手順を実行して、チュートリアルデザインのテストベンチ (drp\_demo\_tb.vhd) のソースコードを開きます。ソースコードは統合されているテキストエディターで読み取り専用モードで開きます (図 4-33)。

- [File] → [Open] でファイルを選択します。
- [Instances and Processes] パネルでデザインユニットを右クリックして、[Go to Source Code] をクリックします。
- [Objects] パネルでソースファイルで宣言されているシミュレーションオブジェクトを右クリックして、[Go to Source Code] をクリックします。
- [Source Files] パネルでソースファイルをダブルクリックします。




図 4-33 : 統合されたテキストエディター

## ブレークポイントの使用とソース コードの 1 行ずつの実行

ブレークポイントは、ソース コードに含まれるユーザー定義の停止ポイントで、デザインをデバッグするときに使用します。ブレークポイントが設定されているデザインをシミュレーションすると、デザインのシミュレーションが各ブレークポイントで停止し、デザインの動作を確認できます。シミュレーションが停止すると、テキスト エディターでブレークポイントが設定されているソースコードの横にインジケータが表示され、ソース コードの特定のイベントと波形ウィンドウの結果を比較できます。

また、ISim デバッグ ツールでは、ソース コードを 1 行ずつ実行できます。1 行ずつソース コードを進めることでシミュレーション ユニットを 1 つずつ実行できます。この機能は、ソース コードがシミュレーション結果にどう影響するかを確認するときに便利です。


これら 2 つのデバッグ機能を使用すると、テスト 2 で DRP サイクルがどのように実行されるかを確認して、エラーが発生したテストをデバッグできます。

### ブレークポイントの設定

最初に、各 DRP サイクル テスト中に実行される最初の信号割り当て付近にブレークポイントを設定します。

次の手順に従い、drp\_demo\_tb.vhd の 185 行目にブレークポイントを設定します。

1. ブレークポイントを追加するソース コードを開きます。
2. ソース コードに含まれている実行行に移動します。
3. 実行行を右クリックして [Toggle Breakpoint] をクリックし、ブレークポイントを追加します (図 4-34)。

注記 : [Toggle Breakpoint] ボタン  をクリックしてもブレークポイントを追加できます。




図 4-34 : drp\_demo\_tb.vhd の 185 行目にブレークポイントを設定

ブレークポイントを設定すると、信号 drp\_multiply に値が割り当てられるたびにシミュレータが停止します。

[Breakpoints] パネル ([Console] パネルの右横) をクリックすると、ブレークポイントを管理できます。リストには、すべてのブレークポイントが表示されます。このリストで次を実行できます。

- 選択したブレークポイントまたはすべてのブレークポイントの削除
- 選択したブレークポイントが設定されているソース コードの行に移動






図 4-35 : [Breakpoints] パネルの右クリック メニュー

## ブレイクポイントをイネーブルにした状態でのシミュレーションの再実行


次に、ブレイクポイントをイネーブルにした状態でシミュレーションを再実行します。

ブレイクポイントとソースコードの 1 行ずつの実行機能を使用してデバッグするときは、[Console] パネルと波形ウィンドウが同時に確認できる環境が最適です。

ISim の各パネルのフロート機能を使用するか、またはシミュレータの各ウィンドウ サイズを調整して、これらが同時に確認できるようにしてください。

1. [Run All] ボタン  をクリックして、シミュレーションを再実行します。
2. シミュレーションを実行するには、[Run All] ボタン  をクリックします。

最初のテストの開始付近でシミュレーションが実行されます。

テキスト エディターが表示されシミュレータで実行されたソースコードの最後の行の横に黄色のインジケーター (  ) が表示されます (図 4-36)。

```
183      -- 1. Set Multiplier and Divider values from test vector
184
185      drp_multiply <= conv_std_logic_vector((test_vectors(i).multiplier - 1), 8
186      drp_divide <= conv_std_logic_vector((test_vectors(i).divider - 1), 8);
187
```

図 4-36 : 実行されたソースコードの最後の行

また、[Console] パネルには、シミュレータが停止したことを示すメッセージと共にその際シミュレータにより最後に実行されたソースコード行が表示されます。

テスト 1 が正しく終了することはすでに確認されているので、このテストのデバッグは飛ばすことができます。

3. テスト 2 に進むには、[Run All] ボタン  をクリックします。

これで、シミュレーションがテスト 2 の開始付近で停止します (図 4-37)。




図 4-37 : シミュレータが停止したことを示す [Console] パネルのメッセージ

## ソース コードの 1 行ずつの実行

まず、テスト 2 で `drp_multiply` および `drp_divide` バス信号を介して倍周率と分周率パラメーターが正しく設定されることを確認します。ソース コードを一行ずつ進めることで、`drp_multiply` および `drp_divide` バス信号がどのように DCM の DRP ポートに割り当てられるかを確認します。

次の手順に従い、シミュレーションを 1 行ずつ実行します。

1. [Step] ボタン  をクリックします。

注記 : Tcl プロンプトに「step」と入力してもソース コードを一行ずつ進めることができます。

2. 一行ずつソース コードを進めることで、次のイベントそれぞれを確認します。
  - `drp_multiply` および `drp_divide` バス信号が定数の `test_vectors` から割り当てられている。
  - DRP サイクルが開始するよう `drp_start` バス信号がアサートされる。
  - `drp_multiply` バス信号が `DI_IN` バス信号の上位 8 ビットに割り当てられており、`drp_divide` バス信号が同じバスの下位 8 ビットに割り当てられている。
  - DRP コントローラ (`drp_stmach.vhd`) が `idle` モードから次の DRP サイクルに移行し、DCM ステータス レジスタがクリアされる。
3. `tutorial_2` 波形ウィンドウで DCM 入力バスを展開表示します。
4. `di_in` バス信号が新しい値で更新されるまでシミュレーションを進めます。この変化を確認するために、波形を各拡大表示する必要がある場合があります。バスは、3,465ns 付近で 0203h から 0604h に更新されているはずです (図 4-38)。

注記 : バス信号 `di_in` の基数を [Hexadecimal] に変更し、値の変化を確認します。




図 4-38 : 波形ウィンドウで DCM DI\_IN 入力バスの出力を確認

このデザイン (`dcm_clkfx_out`) の出力クロック周波数は、倍周率と分周率に基づいています。テスト 2 では、次のパラメーターおよび出力クロック周波数が使用されます。

表 4-1 : パラメーターおよび予期される出力クロック周波数

テスト	周波数(MHz)	周期 (ps)	倍周率 (M)	分周率 (D)
2	120	8,332	6	5



M=6 および D=5 では、di\_in[15:0] のバス値が 0504h になっているはずです。テスト 2 では di\_in のステータスが 0604h になっています。テスト 2 がエラーになったのは、テストベンチの drp\_multiply 信号および drp\_divide 信号で供給される M/D 係数が不正のためです。

上記の手順をテスト 4 で繰り返すと、エラーの原因を追求できます。テスト 4 でもテストベンチでの倍周率および分周率の不正な割り当てが原因であることがわかります。

## デザインのバグの修正

ブレークポイントと 1 行ずつのソースコードの実行機能を使用することで、テストベンチの drp\_multiply 信号および drp\_divide 信号に割り当てられている倍周率および分周率の値が不正であることがわかりました。

次の手順に従い、テスト 2 および 4 で正しい倍周率と分周率が使用されるよう、テストベンチのテストベクターを変更します。

1. ISim メイン ウィンドウで [Source Files] パネルをクリックします。
2. drp\_demo\_tb.vhd ファイルを右クリックして、[Go To Source Code] をクリックします。
3. 4 つの DRP テストのテストベクターは、117 行目から 127 行目で定義されています。定数宣言を次のように変更します (変更は太文字で表記)。

```
-----
-- ** TEST VECTORS **
-- (Test, Frequency, Period, Multiplier, Divider)
-----

constant test_vectors : vector_array := (


    ( 1, 75, 13332 ps, 3, 4),
    ( 2, 120, 8332 ps, 6, 5),
    ( 3, 250, 4000 ps, 5, 2),
    ( 4, 400, 2500 ps, 4, 1));
```

4. ファイルを保存します。

## バグ修正の確認


テストベンチのソース コードが修正されたので、ソース コードをコンパイルし直して、新しくシミュレーション実行ファイルを構築します。

1. [Breakpoints] パネルをクリックして、以前に設定したブレークポイントを削除します。

2. [Re-launch] ボタン  をクリックして、ISim を再起動します。

ISim でソース ファイルがコンパイルされ直されて、シミュレーションが読み込まれます。

アップデートしたテストベンチでデザインをもう一度シミュレーションします。

3. [Run All] ボタン  をクリックして、シミュレーションを再実行します。

注記 : Tcl プロンプトに「run all」と入力してもシミュレーションを再実行できます。

テストベンチのテスト ベクターが正しく変更されている場合は、シミュレーションが正しく完了し、すべてのテストが完了したことが通知されます (図 4-39)。

```
-- DRP Cycle Tests Completed!  
-- Summary:  
-- Test 1: PASS  
-- Test 2: PASS  
-- Test 3: PASS  
-- Test 4: PASS
```

図 4-39 : すべてのテストが完了したことを示す [Console] パネル

## まとめ

これで ISim アドバンス チュートリアルが終了しました。このチュートリアルでは、次を実行しました。

- ISim を Project Navigator または スタンドアロン モードで実行
  - Project Navigator では次を実行
    - プロジェクトの作成
    - プロジェクトへのソース ファイルの追加
    - VHDL ライブラリを作成してライブラリにファイルを移動
    - ビヘイビア シミュレーションをプロパティを設定してから実行
    - ISim GUI で確認
    - デザインのデバッグ
    - エラー修正の確認
  - スタンドアロン モードの ISim で同じ操作をコマンド ラインから実行

ISim の詳細は、付録 A 「その他のリソース」に含まれる資料へのリンクを参照してください。

## その他のリソース

---

### ザイリンクス リソース

- 『ISE Design Suite : インストールおよびライセンス ガイド』(UG798)  
[http://japan.xilinx.com/support/documentation/sw\\_manuals/xilinx13\\_3/iil.pdf](http://japan.xilinx.com/support/documentation/sw_manuals/xilinx13_3/iil.pdf)
- 『ISE Design Suite 13 : リリース ノート ガイド』(UG631) :  
[http://japan.xilinx.com/support/documentation/sw\\_manuals/xilinx13\\_3/irn.pdf](http://japan.xilinx.com/support/documentation/sw_manuals/xilinx13_3/irn.pdf)
- ザイリンクス用語集 :  
[http://japan.xilinx.com/support/documentation/sw\\_manuals/glossary](http://japan.xilinx.com/support/documentation/sw_manuals/glossary)
- ザイリンクス サポート : <http://japan.xilinx.com/support>
- ISE 資料 :  
[http://japan.xilinx.com/support/documentation/dt\\_ise13-3.htm](http://japan.xilinx.com/support/documentation/dt_ise13-3.htm)
- 『Virtex-5 FPGA ユーザー ガイド』(UG190)  
[http://japan.xilinx.com/support/documentation/virtex-5\\_user\\_guides.htm](http://japan.xilinx.com/support/documentation/virtex-5_user_guides.htm)
- 『効率的なテストベンチの作成』(XAPP199)  
[http://www.xilinx.com/support/documentation/application\\_notes/xapp199.pdf](http://www.xilinx.com/support/documentation/application_notes/xapp199.pdf)
- 『ISim ユーザー ガイド』(UG660)  
[http://japan.xilinx.com/support/documentation/sw\\_manuals/xilinx13\\_3/plugin\\_ism.pdf](http://japan.xilinx.com/support/documentation/sw_manuals/xilinx13_3/plugin_ism.pdf)

チュートリアル ページ : 『ISim チュートリアル』のデザイン ファイル (ISim\_In-Depth\_tutorial.zip) およびその他の ISE® Design Suite チュートリアルは、次のウェブサイトから入手してください。

- [http://japan.xilinx.com/support/documentation/dt\\_ise13-3\\_tutorials.htm](http://japan.xilinx.com/support/documentation/dt_ise13-3_tutorials.htm)

