

# Virtex-4 ライブラリ ガイド (回路図用)

UG620 (v14.5) 2013 年 3 月 20 日



## Notice of Disclaimer

The information disclosed to you hereunder (the “Materials”) is provided solely for the selection and use of Xilinx products. To the maximum extent permitted by applicable law: (1) Materials are made available “AS IS” and with all faults, Xilinx hereby DISCLAIMS ALL WARRANTIES AND CONDITIONS, EXPRESS, IMPLIED, OR STATUTORY, INCLUDING BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, NON-INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE; and (2) Xilinx shall not be liable (whether in contract or tort, including negligence, or under any other theory of liability) for any loss or damage of any kind or nature related to, arising under, or in connection with, the Materials (including your use of the Materials), including for any direct, indirect, special, incidental, or consequential loss or damage (including loss of data, profits, goodwill, or any type of loss or damage suffered as a result of any action brought by a third party) even if such damage or loss was reasonably foreseeable or Xilinx had been advised of the possibility of the same. Xilinx assumes no obligation to correct any errors contained in the Materials or to notify you of updates to the Materials or to product specifications. You may not reproduce, modify, distribute, or publicly display the Materials without prior written consent. Certain products are subject to the terms and conditions of the Limited Warranties which can be viewed at <http://www.xilinx.com/warranty.htm>; IP cores may be subject to warranty and support terms contained in a license issued to you by Xilinx. Xilinx products are not designed or intended to be fail-safe or for use in any application requiring fail-safe performance; you assume sole risk and liability for use of Xilinx products in Critical Applications: <http://www.xilinx.com/warranty.htm#critapps>.

© Copyright 2002–2012 Xilinx Inc. All rights reserved. Xilinx, the Xilinx logo, Artix, ISE, Kintex, Spartan, Virtex, Vivado, Zynq, and other designated brands included herein are trademarks of Xilinx in the United States and other countries. The PowerPC name and logo are registered trademarks of IBM Corp., and used under license. All other trademarks are the property of their respective owners.

本資料は英語版 (v14.5) を翻訳したもので、内容に相違が生じる場合には原文を優先します。

資料によっては英語版の更新に対応していないものがあります。

日本語版は参考用としてご使用の上、最新情報につきましては、必ず最新英語版をご参照ください。

この資料に関するフィードバックおよびリンクなどの問題につきましては、[jpn\\_trans\\_feedback@xilinx.com](mailto:jpn_trans_feedback@xilinx.com) までお知らせください。いただきましたご意見を参考に早急に対応させていただきます。なお、このメール アドレスへのお問い合わせは受け付けておりません。あらかじめご了承ください。

## 概要

---

回路図用ライブラリ ガイドは、ISE のオンライン マニュアルの 1 つです。HDL を使用して設計する場合は、HDL 用ライブラリ ガイドを参照してください。

このマニュアルには、次の内容が含まれます。

- ・ 概要
- ・ このアーキテクチャでサポートされるプリミティブとマクロのファンクション別リスト
- ・ 各プリミティブの詳細説明

## デザイン エLEMENT

このライブラリ ガイドでは、Virtex®-4 デバイスで利用できるデザイン エLEMENTについて説明します。デザイン エLEMENTはいくつかのカテゴリに分類されています。

- ・ **プリミティブ**：ザイリンクス ライブラリで、ロジックの基本となる最も単純なデザイン エLEMENT。ザイリンクスのプリミティブの例として、BUF (バッファー)、FD (D フリップフロップ) などがあります。
- ・ **マクロ**：ザイリンクス ライブラリの基本となるデザイン エLEMENT。デザイン エLEMENTのプリミティブまたはマクロから作成することができます。たとえば、FD4CE フリップフロップ マクロは 4 つの FDCE プリミティブをまとめたものです。

ザイリンクスでは、さまざまなデバイス アーキテクチャに対応した多数のデザイン エLEMENT (マクロおよびプリミティブ) を含むソフトウェア ライブラリを提供しています。開発システム ツールのリリースごとに、新しいデザイン エLEMENTが組み込まれます。このマニュアルは、そのようなアーキテクチャ固有のライブラリの 1 つです。





## ファンクション別分類

このセクションでは、デバイスに含まれるデザイン エLEMENTをファンクション別に分類して示します。ELEMENT (プリミティブおよびマクロのインプリメンテーション) は、各カテゴリでアルファベット順にリストしています。

アドバンス	フリップフロップ	ラッチ
演算ファンクション	汎用ELEMENT	ロジック
バッファ	ギガビット 11 I/O	LUT
キャリー ロジック	ギガビット I/O/プロセッサ	MAP
クロック リソース	入力/出力ファンクション	メモリ
コンパレータ	I/O	マルチプレクサー
カウンタ	I/O フリップフロップ	シフトレジスタ
デコーダ	I/O ラッチ	シフター

### アドバンス

デザイン ELEMENT	説明
EMAC	プリミティブ : Fully integrated 10/100/1000 Mb/s Ethernet Media Access Controller (Ethernet MAC)
FIFO16	プリミティブ : Virtex-4 Block RAM Based, Built-In FIFO

### 演算ファンクション

デザイン ELEMENT	説明
ACC16	マクロ : 16-Bit Loadable Cascadable Accumulator with Carry-In, Carry-Out, and Synchronous Reset
ACC4	マクロ : 4-Bit Loadable Cascadable Accumulator with Carry-In, Carry-Out, and Synchronous Reset
ACC8	マクロ : 8-Bit Loadable Cascadable Accumulator with Carry-In, Carry-Out, and Synchronous Reset
ADD16	マクロ : 16-Bit Cascadable Full Adder with Carry-In, Carry-Out, and Overflow

デザイン エLEMENT	説明
ADD4	マクロ : 4-Bit Cascadable Full Adder with Carry-In, Carry-Out, and Overflow
ADD8	マクロ : 8-Bit Cascadable Full Adder with Carry-In, Carry-Out, and Overflow
ADSU16	マクロ : 16-Bit Cascadable Adder/Subtractor with Carry-In, Carry-Out, and Overflow
ADSU4	マクロ : 4-Bit Cascadable Adder/Subtractor with Carry-In, Carry-Out, and Overflow
ADSU8	マクロ : 8-Bit Cascadable Adder/Subtractor with Carry-In, Carry-Out, and Overflow
DSP48	プリミティブ : 18x18 Signed Multiplier Followed by a Three-Input Adder with Optional Pipeline Registers
MULT18X18	プリミティブ : 18 x 18 Signed Multiplier
MULT18X18S	プリミティブ : 18 x 18 Signed Multiplier -- Registered Version

### バッファ

デザイン エLEMENT	説明
BUF	プリミティブ : General Purpose Buffer
BUFCF	プリミティブ : Fast Connect Buffer
BUFG	プリミティブ : Global Clock Buffer
BUFGCE	プリミティブ : Global Clock Buffer with Clock Enable
BUFGCE_1	プリミティブ : Global Clock Buffer with Clock Enable and Output State 1
BUFGMUX	プリミティブ : Global Clock MUX Buffer
BUFGMUX_1	プリミティブ : Global Clock MUX Buffer with Output State 1

### キャリー ロジック

デザイン エLEMENT	説明
MUXCY	プリミティブ : 2-to-1 Multiplexer for Carry Logic with General Output
MUXCY_D	プリミティブ : 2-to-1 Multiplexer for Carry Logic with Dual Output
MUXCY_L	プリミティブ : 2-to-1 Multiplexer for Carry Logic with Local Output
XORCY	プリミティブ : XOR for Carry Logic with General Output
XORCY_D	プリミティブ : XOR for Carry Logic with Dual Output
XORCY_L	プリミティブ : XOR for Carry Logic with Local Output

## クロック リソース

デザイン エLEMENT	説明
BUFGCTRL	プリミティブ : Global Clock MUX Buffer
BUFGMUX_VIRTEX4	プリミティブ : Global Clock MUX Buffer
BUFIO	プリミティブ : Local Clock Buffer for I/O
BUFR	プリミティブ : Regional Clock Buffer for I/O and Logic Resources
DCM_ADV	プリミティブ : Advanced Digital Clock Manager Circuit
DCM_BASE	プリミティブ : Base Digital Clock Manager Circuit
DCM_PS	プリミティブ : Digital Clock Manager with Basic and Phase Shift Features
GT11CLK	プリミティブ : A MUX That Can Select From Differential Package Input Clock, refclk From the Fabric, or rxblk to Drive the Two Vertical Reference Clock Buses for the Column of MGTs
GT11CLK_MGT	プリミティブ : Allows Differential Package Input to Drive the Two Vertical Reference Clock Buses for the Column of MGTs
PMCD	プリミティブ : Phase-Matched Clock Divider

## コンパレータ

デザイン エLEMENT	説明
COMP16	マクロ : 16-Bit Identity Comparator
COMP2	マクロ : 2-Bit Identity Comparator
COMP4	マクロ : 4-Bit Identity Comparator
COMP8	マクロ : 8-Bit Identity Comparator
COMPM16	マクロ : 16-Bit Magnitude Comparator
COMPM2	マクロ : 2-Bit Magnitude Comparator
COMPM4	マクロ : 4-Bit Magnitude Comparator
COMPM8	マクロ : 8-Bit Magnitude Comparator
COMPMC16	マクロ : 16-Bit Magnitude Comparator
COMPMC8	マクロ : 8-Bit Magnitude Comparator

## カウンタ

デザイン エLEMENT	説明
CB16CE	マクロ : 16-Bit Cascadable Binary Counter with Clock Enable and Asynchronous Clear
CB16CLE	マクロ : 16-Bit Loadable Cascadable Binary Counters with Clock Enable and Asynchronous Clear
CB16CLED	マクロ : 16-Bit Loadable Cascadable Bidirectional Binary Counters with Clock Enable and Asynchronous Clear
CB16RE	マクロ : 16-Bit Cascadable Binary Counter with Clock Enable and Synchronous Reset

デザイン エLEMENT	説明
CB2CE	マクロ : 2-Bit Cascadable Binary Counter with Clock Enable and Asynchronous Clear
CB2CLE	マクロ : 2-Bit Loadable Cascadable Binary Counters with Clock Enable and Asynchronous Clear
CB2CLED	マクロ : 2-Bit Loadable Cascadable Bidirectional Binary Counters with Clock Enable and Asynchronous Clear
CB2RE	マクロ : 2-Bit Cascadable Binary Counter with Clock Enable and Synchronous Reset
CB4CE	マクロ : 4-Bit Cascadable Binary Counter with Clock Enable and Asynchronous Clear
CB4CLE	マクロ : 4-Bit Loadable Cascadable Binary Counters with Clock Enable and Asynchronous Clear
CB4CLED	マクロ : 4-Bit Loadable Cascadable Bidirectional Binary Counters with Clock Enable and Asynchronous Clear
CB4RE	マクロ : 4-Bit Cascadable Binary Counter with Clock Enable and Synchronous Reset
CB8CE	マクロ : 8-Bit Cascadable Binary Counter with Clock Enable and Asynchronous Clear
CB8CLE	マクロ : 8-Bit Loadable Cascadable Binary Counters with Clock Enable and Asynchronous Clear
CB8CLED	マクロ : 8-Bit Loadable Cascadable Bidirectional Binary Counters with Clock Enable and Asynchronous Clear
CB8RE	マクロ : 8-Bit Cascadable Binary Counter with Clock Enable and Synchronous Reset
CC16CE	マクロ : 16-Bit Cascadable Binary Counter with Clock Enable and Asynchronous Clear
CC16CLE	マクロ : 16-Bit Loadable Cascadable Binary Counter with Clock Enable and Asynchronous Clear
CC16CLED	マクロ : 16-Bit Loadable Cascadable Bidirectional Binary Counter with Clock Enable and Asynchronous Clear
CC16RE	マクロ : 16-Bit Cascadable Binary Counter with Clock Enable and Synchronous Reset
CC8CE	マクロ : 8-Bit Cascadable Binary Counter with Clock Enable and Asynchronous Clear
CC8CLE	マクロ : 8-Bit Loadable Cascadable Binary Counter with Clock Enable and Asynchronous Clear
CC8CLED	マクロ : 8-Bit Loadable Cascadable Bidirectional Binary Counter with Clock Enable and Asynchronous Clear
CC8RE	マクロ : 8-Bit Cascadable Binary Counter with Clock Enable and Synchronous Reset
CD4CE	マクロ : 4-Bit Cascadable BCD Counter with Clock Enable and Asynchronous Clear
CD4CLE	マクロ : 4-Bit Loadable Cascadable BCD Counter with Clock Enable and Asynchronous Clear
CD4RE	マクロ : 4-Bit Cascadable BCD Counter with Clock Enable and Synchronous Reset

デザイン エLEMENT	説明
CD4RLE	マクロ：4-Bit Loadable Cascadable BCD Counter with Clock Enable and Synchronous Reset
CJ4CE	マクロ：4-Bit Johnson Counter with Clock Enable and Asynchronous Clear
CJ4RE	マクロ：4-Bit Johnson Counter with Clock Enable and Synchronous Reset
CJ5CE	マクロ：5-Bit Johnson Counter with Clock Enable and Asynchronous Clear
CJ5RE	マクロ：5-Bit Johnson Counter with Clock Enable and Synchronous Reset
CJ8CE	マクロ：8-Bit Johnson Counter with Clock Enable and Asynchronous Clear
CJ8RE	マクロ：8-Bit Johnson Counter with Clock Enable and Synchronous Reset
CR16CE	マクロ：16-Bit Negative-Edge Binary Ripple Counter with Clock Enable and Asynchronous Clear
CR8CE	マクロ：8-Bit Negative-Edge Binary Ripple Counter with Clock Enable and Asynchronous Clear

### デコーダー

デザイン エLEMENT	説明
D2_4E	マクロ：2- to 4-Line Decoder/Demultiplexer with Enable
D3_8E	マクロ：3- to 8-Line Decoder/Demultiplexer with Enable
D4_16E	マクロ：4- to 16-Line Decoder/Demultiplexer with Enable
DEC_CC16	マクロ：16-Bit Active Low Decoder
DEC_CC4	マクロ：4-Bit Active Low Decoder
DEC_CC8	マクロ：8-Bit Active Low Decoder
DECODE16	マクロ：16-Bit Active Low Decoder
DECODE32	マクロ：32-Bit Active Low Decoder
DECODE4	マクロ：4-Bit Active Low Decoder
DECODE64	マクロ：64-Bit Active Low Decoder
DECODE8	マクロ：8-Bit Active Low Decoder

### フリップフロップ

デザイン エLEMENT	説明
FD	プリミティブ：D Flip-Flop
FD_1	プリミティブ：D Flip-Flop with Negative-Edge Clock
FD16CE	マクロ：16-Bit Data Register with Clock Enable and Asynchronous Clear
FD16RE	マクロ：16-Bit Data Register with Clock Enable and Synchronous Reset

デザイン エLEMENT	説明
FD4CE	マクロ : 4-Bit Data Register with Clock Enable and Asynchronous Clear
FD4RE	マクロ : 4-Bit Data Register with Clock Enable and Synchronous Reset
FD8CE	マクロ : 8-Bit Data Register with Clock Enable and Asynchronous Clear
FD8RE	マクロ : 8-Bit Data Register with Clock Enable and Synchronous Reset
FDC	プリミティブ : D Flip-Flop with Asynchronous Clear
FDC_1	プリミティブ : D Flip-Flop with Negative-Edge Clock and Asynchronous Clear
FDCE	プリミティブ : D Flip-Flop with Clock Enable and Asynchronous Clear
FDCE_1	プリミティブ : D Flip-Flop with Negative-Edge Clock, Clock Enable, and Asynchronous Clear
FDCP	プリミティブ : D Flip-Flop with Asynchronous Preset and Clear
FDCP_1	プリミティブ : D Flip-Flop with Negative-Edge Clock and Asynchronous Preset and Clear
FDCPE	プリミティブ : D Flip-Flop with Clock Enable and Asynchronous Preset and Clear
FDCPE_1	プリミティブ : D Flip-Flop with Negative-Edge Clock, Clock Enable, and Asynchronous Preset and Clear
FDE	プリミティブ : D Flip-Flop with Clock Enable
FDE_1	プリミティブ : D Flip-Flop with Negative-Edge Clock and Clock Enable
FDP	プリミティブ : D Flip-Flop with Asynchronous Preset
FDP_1	プリミティブ : D Flip-Flop with Negative-Edge Clock and Asynchronous Preset
FDPE	プリミティブ : D Flip-Flop with Clock Enable and Asynchronous Preset
FDPE_1	プリミティブ : D Flip-Flop with Negative-Edge Clock, Clock Enable, and Asynchronous Preset
FDR	プリミティブ : D Flip-Flop with Synchronous Reset
FDR_1	プリミティブ : D Flip-Flop with Negative-Edge Clock and Synchronous Reset
FDRE	プリミティブ : D Flip-Flop with Clock Enable and Synchronous Reset
FDRE_1	プリミティブ : D Flip-Flop with Negative-Edge Clock, Clock Enable, and Synchronous Reset
FDRS	プリミティブ : D Flip-Flop with Synchronous Reset and Set
FDRS_1	プリミティブ : D Flip-Flop with Negative-Edge Clock and Synchronous Reset and Set
FDRSE	プリミティブ : D Flip-Flop with Synchronous Reset and Set and Clock Enable

デザイン エLEMENT	説明
FDRSE_1	プリミティブ : D Flip-Flop with Negative-Clock Edge, Synchronous Reset and Set, and Clock Enable
FDS	プリミティブ : D Flip-Flop with Synchronous Set
FDS_1	プリミティブ : D Flip-Flop with Negative-Edge Clock and Synchronous Set
FDSE	プリミティブ : D Flip-Flop with Clock Enable and Synchronous Set
FDSE_1	プリミティブ : D Flip-Flop with Negative-Edge Clock, Clock Enable, and Synchronous Set
FJKC	マクロ : J-K Flip-Flop with Asynchronous Clear
FJKCE	マクロ : J-K Flip-Flop with Clock Enable and Asynchronous Clear
FJKP	マクロ : J-K Flip-Flop with Asynchronous Preset
FJKPE	マクロ : J-K Flip-Flop with Clock Enable and Asynchronous Preset
FJKRSE	マクロ : J-K Flip-Flop with Clock Enable and Synchronous Reset and Set
FJKSRE	マクロ : J-K Flip-Flop with Clock Enable and Synchronous Set and Reset
FTC	マクロ : Toggle Flip-Flop with Asynchronous Clear
FTCE	マクロ : Toggle Flip-Flop with Clock Enable and Asynchronous Clear
FTCLE	マクロ : Toggle/Loadable Flip-Flop with Clock Enable and Asynchronous Clear
FTCLEX	マクロ : Toggle/Loadable Flip-Flop with Clock Enable and Asynchronous Clear
FTP	マクロ : Toggle Flip-Flop with Asynchronous Preset
FTPE	マクロ : Toggle Flip-Flop with Clock Enable and Asynchronous Preset
FTPLE	マクロ : Toggle/Loadable Flip-Flop with Clock Enable and Asynchronous Preset
FTRSE	マクロ : Toggle Flip-Flop with Clock Enable and Synchronous Reset and Set
FTRSLE	マクロ : Toggle/Loadable Flip-Flop with Clock Enable and Synchronous Reset and Set
FTSRE	マクロ : Toggle Flip-Flop with Clock Enable and Synchronous Set and Reset
FTSRLE	マクロ : Toggle/Loadable Flip-Flop with Clock Enable and Synchronous Set and Reset

## 汎用エレメント

デザイン エレメント	説明
BSCAN_VIRTEX4	プリミティブ : Virtex®-4 JTAG Boundary-Scan Logic Access Circuit
CAPTURE_VIRTEX4	プリミティブ : Virtex®-4 Boundary Scan Logic Control Circuit
FRAME_ECC_VIRTEX4	プリミティブ : Reads a Single, Virtex®-4 Configuration Frame and Computes a Hamming, Single-Error Correction, Double-Error Detection Syndrome
GND	プリミティブ : Ground-Connection Signal Tag
ICAP_VIRTEX4	プリミティブ : Virtex-4 Internal Configuration Access Port
KEEPER	プリミティブ : KEEPER Symbol
PULLDOWN	プリミティブ : Resistor to GND for Input Pads, Open-Drain, and 3-State Outputs
PULLUP	プリミティブ : Resistor to VCC for Input PADs, Open-Drain, and 3-State Outputs
STARTUP_VIRTEX4	プリミティブ : Virtex®-4 User Interface to Configuration Clock, Global Reset, Global 3-State Controls, and Other Configuration Signals
USR_ACCESS_VIRTEX4	プリミティブ : 32-Bit Register with a 32-Bit DATA Bus and a DATAVALID Port
VCC	プリミティブ : VCC-Connection Signal Tag

## ギガビット 11 I/O

デザイン エレメント	説明
GT11_CUSTOM	プリミティブ : RocketIO MGTs with 622 Mb/s to 11.1 Gb/s Data Rates, 8 to 24 Transceivers per FPGA, and 2.5 GHz 5.55 GHz VCO, Less Than 1ns RMS Jitter
GT11_DUAL	プリミティブ : RocketIO MGT Tile (contains 2 GT11_CUSTOM) with 622 Mb/s to 11.1 Gb/s data rates, 8 to 24 transceivers per FPGA, and 2.5 GHz 5.55 GHz VCO, less than 1ns RMS jitter

## ギガビット I/O/プロセッサ

デザイン エレメント	説明
PPC405_ADV	プリミティブ : Primitive for the Power PC Core
JTAGPPC	プリミティブ : JTAG Primitive for the Power PC



## 入力/出力ファンクション

デザイン エLEMENT	説明
DCIRESET	プリミティブ : DCI State Machine Reset (After Configuration Has Been Completed)
IDELAY	プリミティブ : Input Delay Element
IDELAYCTRL	プリミティブ : IDELAY Tap Delay Value Control
IDDR	プリミティブ : Input Dual Data-Rate Register
ISERDES	プリミティブ : Dedicated I/O Buffer Input Deserializer
ODDR	プリミティブ : Dedicated Dual Data Rate (DDR) Output Register
OSERDES	プリミティブ : Dedicated IOB Output Serializer

## I/O

デザイン エLEMENT	説明
IBUF	プリミティブ : Input Buffer
IBUFDS	プリミティブ : Differential Signaling Input Buffer
IBUFDS_DIFF_OUT	プリミティブ : Signaling Input Buffer with Differential Output
IBUF16	マクロ : 16-Bit Input Buffer
IBUF4	マクロ : 4-Bit Input Buffer
IBUF8	マクロ : 8-Bit Input Buffer
IBUFG	プリミティブ : Dedicated Input Clock Buffer
IBUFGDS	プリミティブ : Differential Signaling Dedicated Input Clock Buffer and Optional Delay
IOBUF	プリミティブ : Bi-Directional Buffer
IOBUFDS	プリミティブ : 3-State Differential Signaling I/O Buffer with Active Low Output Enable
OBUF	プリミティブ : Output Buffer
OBUFDS	プリミティブ : Differential Signaling Output Buffer
OBUF16	マクロ : 16-Bit Output Buffer
OBUF4	マクロ : 4-Bit Output Buffer
OBUF8	マクロ : 8-Bit Output Buffer
OBUFT	プリミティブ : 3-State Output Buffer with Active Low Output Enable
OBUFTDS	プリミティブ : 3-State Output Buffer with Differential Signaling, Active-Low Output Enable
OBUFT16	マクロ : 16-Bit 3-State Output Buffer with Active Low Output Enable
OBUFT4	マクロ : 4-Bit 3-State Output Buffers with Active-Low Output Enable
OBUFT8	マクロ : 8-Bit 3-State Output Buffers with Active-Low Output Enable

## I/O フリップフロップ

デザイン エLEMENT	説明
IFD	マクロ : Input D Flip-Flop
IFD_1	マクロ : Input D Flip-Flop with Inverted Clock (Asynchronous Preset)
IFD16	マクロ : 16-Bit Input D Flip-Flop
IFD4	マクロ : 4-Bit Input D Flip-Flop
IFD8	マクロ : 8-Bit Input D Flip-Flop
IFDI	マクロ : Input D Flip-Flop (Asynchronous Preset)
IFDI_1	マクロ : Input D Flip-Flop with Inverted Clock (Asynchronous Preset)
IFDX	マクロ : Input D Flip-Flop with Clock Enable
IFDX_1	マクロ : Input D Flip-Flop with Inverted Clock and Clock Enable
IFDX16	マクロ : 16-Bit Input D Flip-Flops with Clock Enable
IFDX4	マクロ : 4-Bit Input D Flip-Flop with Clock Enable
IFDX8	マクロ : 8-Bit Input D Flip-Flop with Clock Enable
IFDXI	マクロ : Input D Flip-Flop with Clock Enable (Asynchronous Preset)
IFDXI_1	マクロ : Input D Flip-Flop with Inverted Clock and Clock Enable (Asynchronous Preset)
OFD	マクロ : Output D Flip-Flop
OFD_1	マクロ : Output D Flip-Flop with Inverted Clock
OFD16	マクロ : 16-Bit Output D Flip-Flop
OFD4	マクロ : 4-Bit Output D Flip-Flop
OFD8	マクロ : 8-Bit Output D Flip-Flop
OFDE	マクロ : D Flip-Flop with Active-High Enable Output Buffers
OFDE_1	マクロ : D Flip-Flop with Active-High Enable Output Buffer and Inverted Clock
OFDE4	マクロ : 4-Bit D Flip-Flop with Active-High Enable Output Buffers
OFDE8	マクロ : 8-Bit D Flip-Flop with Active-High Enable Output Buffers
OFDE16	マクロ : 16-Bit D Flip-Flop with Active-High Enable Output Buffers
OFDI	マクロ : Output D Flip-Flop (Asynchronous Preset)
OFDI_1	マクロ : Output D Flip-Flop with Inverted Clock (Asynchronous Preset)
OFDT	マクロ : D Flip-Flop with Active-Low 3-State Output Buffer
OFDT_1	マクロ : D Flip-Flop with Active-Low 3-State Output Buffer and Inverted Clock
OFDT16	マクロ : 16-Bit D Flip-Flop with Active-Low 3-State Output Buffers

デザイン エLEMENT	説明
OFDT4	マクロ : 4-Bit D Flip-Flop with Active-Low 3-State Output Buffers
OFDT8	マクロ : 8-Bit D Flip-Flop with Active-Low 3-State Output Buffers
OFDX	マクロ : Output D Flip-Flop with Clock Enable
OFDX_1	マクロ : Output D Flip-Flop with Inverted Clock and Clock Enable
OFDX16	マクロ : 16-Bit Output D Flip-Flop with Clock Enable
OFDX4	マクロ : 4-Bit Output D Flip-Flop with Clock Enable
OFDX8	マクロ : 8-Bit Output D Flip-Flop with Clock Enable
OFDXI	マクロ : Output D Flip-Flop with Clock Enable (Asynchronous Preset)
OFDXI_1	マクロ : Output D Flip-Flop with Inverted Clock and Clock Enable (Asynchronous Preset)

### I/O ラッチ

デザイン エLEMENT	説明
ILD	マクロ : Transparent Input Data Latch
ILD_1	マクロ : Transparent Input Data Latch with Inverted Gate
ILD16	マクロ : Transparent Input Data Latch
ILD4	マクロ : Transparent Input Data Latch
ILD8	マクロ : Transparent Input Data Latch
ILDI	マクロ : Transparent Input Data Latch (Asynchronous Preset)
ILDI_1	マクロ : Transparent Input Data Latch with Inverted Gate (Asynchronous Preset)
ILDx	マクロ : Transparent Input Data Latch
ILDx_1	マクロ : Transparent Input Data Latch with Inverted Gate
ILDx16	マクロ : Transparent Input Data Latch
ILDx4	マクロ : Transparent Input Data Latch
ILDx8	マクロ : Transparent Input Data Latch
ILDxI	マクロ : Transparent Input Data Latch (Asynchronous Preset)
ILDxI_1	マクロ : Transparent Input Data Latch with Inverted Gate (Asynchronous Preset)

## ラッチ

デザイン エLEMENT	説明
ILD	マクロ : Transparent Input Data Latch
ILD_1	マクロ : Transparent Input Data Latch with Inverted Gate
ILD16	マクロ : Transparent Input Data Latch
ILD4	マクロ : Transparent Input Data Latch
ILD8	マクロ : Transparent Input Data Latch
ILDI	マクロ : Transparent Input Data Latch (Asynchronous Preset)
ILDI_1	マクロ : Transparent Input Data Latch with Inverted Gate (Asynchronous Preset)
ILDx	マクロ : Transparent Input Data Latch
ILDx_1	マクロ : Transparent Input Data Latch with Inverted Gate
ILDx16	マクロ : Transparent Input Data Latch
ILDx4	マクロ : Transparent Input Data Latch
ILDx8	マクロ : Transparent Input Data Latch
ILDxI	マクロ : Transparent Input Data Latch (Asynchronous Preset)
ILDxI_1	マクロ : Transparent Input Data Latch with Inverted Gate (Asynchronous Preset)

## ロジック

デザイン エLEMENT	説明
MUXCY	プリミティブ : 2-to-1 Multiplexer for Carry Logic with General Output
MUXCY_D	プリミティブ : 2-to-1 Multiplexer for Carry Logic with Dual Output
MUXCY_L	プリミティブ : 2-to-1 Multiplexer for Carry Logic with Local Output
XORCY	プリミティブ : XOR for Carry Logic with General Output
XORCY_D	プリミティブ : XOR for Carry Logic with Dual Output
XORCY_L	プリミティブ : XOR for Carry Logic with Local Output

## LUT

デザイン エLEMENT	説明
LUT1	プリミティブ : 1-Bit Look-Up Table with General Output
LUT1_D	プリミティブ : 1-Bit Look-Up Table with Dual Output
LUT1_L	プリミティブ : 1-Bit Look-Up Table with Local Output
LUT2	プリミティブ : 2-Bit Look-Up Table with General Output
LUT2_D	プリミティブ : 2-Bit Look-Up Table with Dual Output
LUT2_L	プリミティブ : 2-Bit Look-Up Table with Local Output

デザイン エLEMENT	説明
LUT3	プリミティブ：3-Bit Look-Up Table with General Output
LUT3_D	プリミティブ：3-Bit Look-Up Table with Dual Output
LUT3_L	プリミティブ：3-Bit Look-Up Table with Local Output
LUT4	プリミティブ：4-Bit Look-Up-Table with General Output
LUT4_D	プリミティブ：4-Bit Look-Up Table with Dual Output
LUT4_L	プリミティブ：4-Bit Look-Up Table with Local Output

## MAP

デザイン エLEMENT	説明
FMAP	プリミティブ：F Function Generator Partitioning Control Symbol

## メモリ

デザイン エLEMENT	説明
RAMB16	プリミティブ：16K-bit Data and 2K-bit Parity Single-Port Synchronous Block RAM with Configurable Port Widths
RAMB32_S64_ECC	プリミティブ：512 Deep by 64-Bit Wide Synchronous, Two-Port Block RAM with Built-In Error Correction
RAM16X1D	プリミティブ：16-Deep by 1-Wide Static Dual Port Synchronous RAM
RAM16X1D_1	プリミティブ：16-Deep by 1-Wide Static Dual Port Synchronous RAM with Negative-Edge Clock
RAM16X1S	プリミティブ：16-Deep by 1-Wide Static Synchronous RAM
RAM16X1S_1	プリミティブ：16-Deep by 1-Wide Static Synchronous RAM with Negative-Edge Clock
RAM16X2S	プリミティブ：16-Deep by 2-Wide Static Synchronous RAM
RAM16X4S	プリミティブ：16-Deep by 4-Wide Static Synchronous RAM
RAM16X8S	プリミティブ：16-Deep by 8-Wide Static Synchronous RAM
RAM32X1S	プリミティブ：32-Deep by 1-Wide Static Synchronous RAM
RAM32X1S_1	プリミティブ：32-Deep by 1-Wide Static Synchronous RAM with Negative-Edge Clock
RAM32X2S	プリミティブ：32-Deep by 2-Wide Static Synchronous RAM
RAM32X4S	プリミティブ：32-Deep by 4-Wide Static Synchronous RAM
RAM32X8S	プリミティブ：32-Deep by 8-Wide Static Synchronous RAM
RAM64X1S	プリミティブ：64-Deep by 1-Wide Static Synchronous RAM
RAM64X1S_1	プリミティブ：64-Deep by 1-Wide Static Synchronous RAM with Negative-Edge Clock
RAM64X2S	プリミティブ：64-Deep by 2-Wide Static Synchronous RAM
ROM16X1	プリミティブ：16-Deep by 1-Wide ROM

デザイン エLEMENT	説明
ROM32X1	プリミティブ : 32-Deep by 1-Wide ROM
ROM64X1	プリミティブ : 64-Deep by 1-Wide ROM
ROM128X1	プリミティブ : 128-Deep by 1-Wide ROM
ROM256X1	プリミティブ : 256-Deep by 1-Wide ROM

### マルチプレクサー

デザイン エLEMENT	説明
M16_1E	マクロ : 16-to-1 Multiplexer with Enable
M2_1	マクロ : 2-to-1 Multiplexer
M2_1B1	マクロ : 2-to-1 Multiplexer with D0 Inverted
M2_1B2	マクロ : 2-to-1 Multiplexer with D0 and D1 Inverted
M2_1E	マクロ : 2-to-1 Multiplexer with Enable
M4_1E	マクロ : 4-to-1 Multiplexer with Enable
M8_1E	マクロ : 8-to-1 Multiplexer with Enable
MUXF5	プリミティブ : 2-to-1 Look-Up Table Multiplexer with General Output
MUXF5_D	プリミティブ : 2-to-1 Look-Up Table Multiplexer with Dual Output
MUXF5_L	プリミティブ : 2-to-1 Look-Up Table Multiplexer with Local Output
MUXF6	プリミティブ : 2-to-1 Look-Up Table Multiplexer with General Output
MUXF6_D	プリミティブ : 2-to-1 Look-Up Table Multiplexer with Dual Output
MUXF6_L	プリミティブ : 2-to-1 Look-Up Table Multiplexer with Local Output
MUXF7	プリミティブ : 2-to-1 Look-Up Table Multiplexer with General Output
MUXF7_D	プリミティブ : 2-to-1 Look-Up Table Multiplexer with Dual Output
MUXF7_L	プリミティブ : 2-to-1 look-up table Multiplexer with Local Output
MUXF8	プリミティブ : 2-to-1 Look-Up Table Multiplexer with General Output
MUXF8_D	プリミティブ : 2-to-1 Look-Up Table Multiplexer with Dual Output
MUXF8_L	プリミティブ : 2-to-1 Look-Up Table Multiplexer with Local Output

## シフト レジスタ

デザイン エLEMENT	説明
SR16CE	マクロ : 16-Bit Serial-In Parallel-Out Shift Register with Clock Enable and Asynchronous Clear
SR16CLE	マクロ : 16-Bit Loadable Serial/Parallel-In Parallel-Out Shift Register with Clock Enable and Asynchronous Clear
SR16CLED	マクロ : 16-Bit Shift Register with Clock Enable and Asynchronous Clear
SR16RE	マクロ : 16-Bit Serial-In Parallel-Out Shift Register with Clock Enable and Synchronous Reset
SR16RLE	マクロ : 16-Bit Loadable Serial/Parallel-In Parallel-Out Shift Register with Clock Enable and Synchronous Reset
SR16RLED	マクロ : 16-Bit Shift Register with Clock Enable and Synchronous Reset
SR4CE	マクロ : 4-Bit Serial-In Parallel-Out Shift Register with Clock Enable and Asynchronous Clear
SR4CLE	マクロ : 4-Bit Loadable Serial/Parallel-In Parallel-Out Shift Register with Clock Enable and Asynchronous Clear
SR4CLED	マクロ : 4-Bit Shift Register with Clock Enable and Asynchronous Clear
SR4RE	マクロ : 4-Bit Serial-In Parallel-Out Shift Register with Clock Enable and Synchronous Reset
SR4RLE	マクロ : 4-Bit Loadable Serial/Parallel-In Parallel-Out Shift Register with Clock Enable and Synchronous Reset
SR4RLED	マクロ : 4-Bit Shift Register with Clock Enable and Synchronous Reset
SR8CE	マクロ : 8-Bit Serial-In Parallel-Out Shift Register with Clock Enable and Asynchronous Clear
SR8CLE	マクロ : 8-Bit Loadable Serial/Parallel-In Parallel-Out Shift Register with Clock Enable and Asynchronous Clear
SR8CLED	マクロ : 8-Bit Shift Register with Clock Enable and Asynchronous Clear
SR8RE	マクロ : 8-Bit Serial-In Parallel-Out Shift Register with Clock Enable and Synchronous Reset
SR8RLE	マクロ : 8-Bit Loadable Serial/Parallel-In Parallel-Out Shift Register with Clock Enable and Synchronous Reset
SR8RLED	マクロ : 8-Bit Shift Register with Clock Enable and Synchronous Reset
SRL16	プリミティブ : 16-Bit Shift Register Look-Up Table (LUT)
SRL16_1	プリミティブ : 16-Bit Shift Register Look-Up Table (LUT) with Negative-Edge Clock
SRL16E	プリミティブ : 16-Bit Shift Register Look-Up Table (LUT) with Clock Enable
SRL16E_1	プリミティブ : 16-Bit Shift Register Look-Up Table (LUT) with Negative-Edge Clock and Clock Enable
SRLC16	プリミティブ : 16-Bit Shift Register Look-Up Table (LUT) with Carry

デザイン エlement	説明
<a href="#">SRLC16_1</a>	プリミティブ：16-Bit Shift Register Look-Up Table (LUT) with Carry and Negative-Edge Clock
<a href="#">SRLC16E</a>	プリミティブ：16-Bit Shift Register Look-Up Table (LUT) with Carry and Clock Enable
<a href="#">SRLC16E_1</a>	プリミティブ：16-Bit Shift Register Look-Up Table (LUT) with Carry, Negative-Edge Clock, and Clock Enable

### シフター

デザイン エlement	説明
<a href="#">BRLSHFT4</a>	マクロ：4-Bit Barrel Shifter
<a href="#">BRLSHFT8</a>	マクロ：8-Bit Barrel Shifter



## デザイン エLEMENT

---

このセクションでは、Virtex®-4 デバイスで利用できるデザイン エLEMENTについて説明します。デザイン エLEMENTは、アルファベット順に並べられています。


各ライブラリ エLEMENTについて、次の情報を示します。

- ・ 名称
- ・ 説明
- ・ 回路図シンボル (該当するELEMENTでのみ)
- ・ 論理表 (該当するELEMENTでのみ)
- ・ ポートの説明 (該当するELEMENTでのみ)
- ・ デザインの入力方法
- ・ 使用可能な属性 (該当するELEMENTでのみ)
- ・ その他のリソース

VHDL および Verilog のインスタンス化コードの例は、ISE ツール ([Edit] → [Language Templates]) またはこのアーキテクチャの HDL 用のライブラリ ガイドから入手できます。

## ACC16

**マクロ : 16-Bit Loadable Cascadable Accumulator with Carry-In, Carry-Out, and Synchronous Reset**



### 概要

このデザイン エレメントは、16 ビット データレジスタの値に対して 16 ビットの符号なし 2 進数または 2 の補数ワードを加算または減算して、その結果をレジスタに保存します。レジスタには、16 ビット ワードをロードできます。

ロード入力 (L) が High になると、CE が無視され、クロック (C) が Low から High に切り替わる時に D 入力の値がレジスタにロードされます。ACC16 では、入力 D15 ~ D0 の値が 16 ビット レジスタにロードされます。

このデザイン エレメントは、16 ビットの符号なし 2 進数または 16 ビットの 2 の補数を処理します。符号なし 2 進数が入力されると、符号なし 2 進数が出力されます。2 の補数が入力されると、2 の補数が出力されます。この 2 つの唯一の機能的な違いはオーバーフローの認識方法にあり、符号なし 2 進数ではキャリー出力 (CO) が使用され、2 の補数では OFL が使用されます。

- ・ 符号なし 2 進演算の場合、0 ~ 15 までの数を表現できます。加算モードでは、加算結果が加減算器の範囲を超えると CO がアクティブ (High) になります。減算モードでは、CO がアクティブ Low のボロー出力となり、減算器の範囲を超えると Low になります。CO は、データ出力とは同期していません。CO には、入力 B15 ~ B0 入力の加算値が常に出力されます。このため、各 ACC16 の CO を次の段の CI に接続してカスケード接続できます。常にアクティブ High の符号なし 2 進数のオーバーフローを生成するには、ADD と CO を次のようにゲート接続します。

符号なしオーバーフロー = CO XOR ADD

符号なし 2 進演算では、OFL は無視されます。

- ・ 2 の補数演算の場合、-8 ~ +7 までの数を表現できます。加算または減算の結果がこの範囲を超えると、OFL 出力が High になります。オーバーフロー (OFL) は、データ出力とは同期していません。OFL には、B 入力 (B15 ~ B0) とレジスタの値の合計が常に出力されます。このため、各 ACC4 の OFL を次の段の CI に接続してカスケード接続できます。

2 の補数演算では、CO は無視されます。

同期リセット (R) は、ほかのすべての入力よりも優先され、R が High になると、クロック (C) が Low から High に切り替わる時に出力が 0 になります。クロック イネーブル (CE) が Low の場合は、C の遷移は無視されます。

電力を供給すると、このデザイン エレメントは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力						出力
R	L	CE	ADD	D	C	Q
1	X	X	X	X	↑	0
0	1	X	X	Dn	↑	Dn
0	0	1	1	X	↑	$Q0 + Bn + CI$
0	0	1	0	X	↑	$Q0 - Bn - CI$
0	0	0	X	X	↑	変化なし
Q0 : Q の以前の値 Bn : データ入力 B の値 CI : 入力 CI の値						

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## ACC4

**マクロ : 4-Bit Loadable Cascadable Accumulator with Carry-In, Carry-Out, and Synchronous Reset**



### 概要

このデザイン エレメントは、4 ビット データレジスタの値に対して 4 ビットの符号なし 2 進数または 2 の補数ワードを加算または減算して、その結果をレジスタに保存します。レジスタには、4 ビットワードをロードできます。

ロード入力 (L) が High になると、CE が無視され、クロック (C) が Low から High に切り替わる時に D 入力の値がレジスタにロードされます。ACC4 では、入力 D3 ~ D0 の値が 4 ビットレジスタにロードされます。

このデザイン エレメントは、4 ビットの符号なし 2 進数または 4 ビットの 2 の補数を処理します。符号なし 2 進数が入力されると、符号なし 2 進数が出力されます。2 の補数が入力されると、2 の補数が出力されます。この 2 つの唯一の機能的な違いはオーバーフローの認識方法にあり、符号なし 2 進数ではキャリー出力 (CO) が使用され、2 の補数では OFL が使用されます。

- ・ 符号なし 2 進演算の場合、0 ~ 15 までの数を表現できます。加算モードでは、加算結果が加減算器の範囲を超えると CO がアクティブ (High) になります。減算モードでは、CO がアクティブ Low のボロー出力となり、減算器の範囲を超えると Low になります。CO は、データ出力とは同期していません。CO には、入力 B3 ~ B0 入力の加算値が常に出力されます。このため、各 ACC4 の CO を次の段の CI に接続してカスケード接続できます。常にアクティブ High の符号なし 2 進数のオーバーフローを生成するには、ADD と CO を次のようにゲート接続します。

符号なしオーバーフロー = CO XOR ADD

符号なし 2 進演算では、OFL は無視されます。

- ・ 2 の補数演算の場合、-8 ~ +7 までの数を表現できます。加算または減算の結果がこの範囲を超えると、OFL 出力が High になります。オーバーフロー (OFL) は、データ出力とは同期していません。OFL には、B 入力 (B3 ~ B0) とレジスタの値の合計が常に出力されます。このため、各 ACC4 の OFL を次の段の CI に接続してカスケード接続できます。

2 の補数演算では、CO は無視されます。

同期リセット (R) は、ほかのすべての入力よりも優先され、R が High になると、クロック (C) が Low から High に切り替わる時に出力が 0 になります。クロック イネーブル (CE) が Low の場合は、C の遷移は無視されます。

電力を供給すると、このデザイン エLEMENTは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力						出力
R	L	CE	ADD	D	C	Q
1	X	X	X	X	↑	0
0	1	X	X	Dn	↑	Dn
0	0	1	1	X	↑	$Q0 + Bn + CI$
0	0	1	0	X	↑	$Q0 - Bn - CI$
0	0	0	X	X	↑	変化なし
Q0 : Q の以前の値 Bn : データ入力 B の値 CI : 入力 CI の値						

## デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## ACC8

**マクロ : 8-Bit Loadable Cascadable Accumulator with Carry-In, Carry-Out, and Synchronous Reset**



### 概要

このデザイン エLEMENTは、8 ビット データレジスタの値に対して 8 ビットの符号なし 2 進数または 2 の補数ワードを加算または減算して、その結果をレジスタに保存します。レジスタには、8 ビットワードをロードできます。

ロード入力 (L) が High になると、CE が無視され、クロック (C) が Low から High に切り替わる時に D 入力の値がレジスタにロードされます。ACC8 では、入力 D7 ~ D0 の値が 8 ビットレジスタにロードされます。

このデザイン エLEMENTは、8 ビットの符号なし 2 進数または 8 ビットの 2 の補数を処理します。符号なし 2 進数が入力されると、符号なし 2 進数が出力されます。2 の補数が入力されると、2 の補数が出力されます。この 2 つの唯一の機能的な違いはオーバーフローの認識方法にあり、符号なし 2 進数ではキャリー出力 (CO) が使用され、2 の補数では OFL が使用されます。

- ・ 符号なし 2 進演算の場合、0 ~ 255 までの数を表現できます。加算モードでは、加算結果が加減算器の範囲を超えると CO がアクティブ (High) になります。減算モードでは、CO がアクティブ Low のボロー出力となり、減算器の範囲を超えると Low になります。CO は、データ出力とは同期していません。CO には、入力 B3 ~ B0 入力の値の加算値が常に出力されます。このため、各 ACC8 の CO を次の段の CI に接続してカスケード接続できます。常にアクティブ High の符号なし 2 進数のオーバーフローを生成するには、ADD と CO を次のようにゲート接続します。

符号なしオーバーフロー = CO XOR ADD

符号なし 2 進演算では、OFL は無視されます。

- ・ 2 の補数演算の場合、-128 ~ +127 までの数を表現できます。加算または減算の結果がこの範囲を超えると、OFL 出力が High になります。オーバーフロー (OFL) は、データ出力とは同期していません。OFL には、B 入力 (B3 ~ B0) とレジスタの値の合計が常に出力されます。このため、各 ACC8 の OFL を次の段の CI に接続してカスケード接続できます。

2 の補数演算では、CO は無視されます。

同期リセット (R) は、ほかのすべての入力よりも優先され、R が High になると、クロック (C) が Low から High に切り替わる時に出力が 0 になります。クロック イネーブル (CE) が Low の場合は、C の遷移は無視されます。

電力を供給すると、このデザイン エLEMENTは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力						出力
R	L	CE	ADD	D	C	Q
1	X	X	X	X	↑	0
0	1	X	X	Dn	↑	Dn
0	0	1	1	X	↑	$Q0 + Bn + CI$
0	0	1	0	X	↑	$Q0 - Bn - CI$
0	0	0	X	X	↑	変化なし
Q0 : Q の以前の値 Bn : データ入力 B の値 CI : 入力 CI の値						

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## ADD16

**マクロ : 16-Bit Cascadable Full Adder with Carry-In, Carry-Out, and Overflow**



### 概要

このエレメントは、2 つのワードとキャリー入力 (CI) を加算して、その和とキャリー出力 (CO) またはオーバーフロー (OFL) を出力します。A15 ~ A0、B15 ~ B0、および CI が加算され、その和 S15 ~ S0 および CO (または OFL) が出力されます。

### 論理表

入力		出力
A	B	S
A <sub>n</sub>	B <sub>n</sub>	A <sub>n</sub> + B <sub>n</sub> + CI
CI : 入力 CI の値		

**符号なし 2 進数と 2 の補数** : このデザイン エレメントは、16 ビットの符号なし 2 進数または 16 ビットの 2 の補数処理できます。符号なし 2 進数が入力されると、符号なし 2 進数が出力されます。2 の補数が入力されると、2 の補数が出力されます。この 2 つの唯一の機能的な違いは、オーバーフローの認識方法にあり、符号なし 2 進数では CO が使用され、2 の補数では OFL が使用されます。そのため、符号なし 2 進数が入力された場合は CO 出力を確認し、2 の補数が入力された場合は OFL 出力を確認します。

**符号なし 2 進演算** : 符号なし 2 進演算の場合、0 ~ 65535 までの数を表現できます。符号なし 2 進演算では、OFL は無視されます。

**2 の補数演算** : 2 の補数演算の場合、-32768 から +32767 までの数を表現できます。合計値が加算器の範囲を超えると、OFL がアクティブ (High) になります。2 の補数演算では、CO は無視されます。

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。


### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)



## ADD4

マクロ : 4-Bit Cascadable Full Adder with Carry-In, Carry-Out, and Overflow



### 概要

このエレメントは、2 つのワードとキャリー入力 (CI) を加算して、その和とキャリー出力 (CO) またはオーバーフロー (OFL) を出力します。A3 ~ A0、B3 ~ B0、および CI が加算され、その和 S3 ~ S0 および CO (または OFL) が出力されます。

### 論理表

入力		出力
A	B	S
A <sub>n</sub>	B <sub>n</sub>	A <sub>n</sub> + B <sub>n</sub> + CI
CI : 入力 CI の値		

**符号なし 2 進数と 2 の補数** : このデザイン エLEMENT は、4 ビットの符号なし 2 進数または 4 ビットの 2 の補数を処理できます。符号なし 2 進数が入力されると、符号なし 2 進数が出力されます。2 の補数が入力されると、2 の補数が出力されます。この 2 つの唯一の機能的な違いは、オーバーフローの認識方法にあり、符号なし 2 進数では CO が使用され、2 の補数では OFL が使用されます。そのため、符号なし 2 進数が入力された場合は CO 出力を確認し、2 の補数が入力された場合は OFL 出力を確認します。

**符号なし 2 進演算** : 符号なし 2 進演算の場合、0 ~ 15 までの数を表現できます。符号なし 2 進演算では、OFL は無視されます。

**2 の補数演算** : 2 の補数演算の場合、-8 から +7 までの数を表現できます。合計値が加算器の範囲を超えると、OFL がアクティブ (High) になります。2 の補数演算では、CO は無視されます。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## ADD8

**マクロ : 8-Bit Cascadable Full Adder with Carry-In, Carry-Out, and Overflow**



### 概要

このエレメントは、2 つのワードとキャリー入力 (CI) を加算して、その和とキャリー出力 (CO) またはオーバーフロー (OFL) を出力します。A7 ~ A0、B7 ~ B0、および CI が加算され、その和 S7 ~ S0 および CO (または OFL) が出力されます。

### 論理表

入力		出力
A	B	S
A <sub>n</sub>	B <sub>n</sub>	A <sub>n</sub> + B <sub>n</sub> + CI
CI : 入力 CI の値		

**符号なし 2 進数と 2 の補数 :** このデザイン エレメントは、8 ビットの符号なし 2 進数または 8 ビットの 2 の補数を処理できます。符号なし 2 進数が入力されると、符号なし 2 進数が出力されます。2 の補数が入力されると、2 の補数が出力されます。この 2 つの唯一の機能的な違いは、オーバーフローの認識方法にあり、符号なし 2 進数では CO が使用され、2 の補数では OFL が使用されます。そのため、符号なし 2 進数が入力された場合は CO 出力を確認し、2 の補数が入力された場合は OFL 出力を確認します。

**符号なし 2 進演算 :** 符号なし 2 進演算の場合、0 ~ 255 までの数を表現できます。符号なし 2 進演算では、OFL は無視されます。

**2 の補数演算 :** 2 の補数演算の場合、-128 から +127 までの数を表現できます。合計値が加算器の範囲を超えると、OFL がアクティブ (High) になります。2 の補数演算では、CO は無視されます。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## ADSU16

### マクロ：16-Bit Cascadable Adder/Subtractor with Carry-In, Carry-Out, and Overflow



### 概要

ADD が High の場合、2 つの 16 ビットワード (A15 ～ A0 と B15 ～ B0) とキャリー入力 (CI) を加算し、16 ビットの和 (S15 ～ S0) とキャリー出力 (CO) (またはオーバーフロー (OFL)) を出力します。

ADD 入力が Low の場合、A15 ～ A0 から B15 ～ B0 を減算し、その差とキャリー出力 (CO) またはオーバーフロー (OFL) を出力します。

加算モードでは、CO と CI はアクティブ High になります。減算モードでは、CO と CI はアクティブ Low になります。OFL は、モードにかかわらず常にアクティブ High です。

### 論理表

入力			出力
ADD	A	B	S
1	A <sub>n</sub>	B <sub>n</sub>	A <sub>n</sub> + B <sub>n</sub> + CI*
0	A <sub>n</sub>	B <sub>n</sub>	A <sub>n</sub> - B <sub>n</sub> - CI*
CI* : ADD = 0、CI、CO アクティブ Low			
CI* : ADD = 1、CI、CO アクティブ High			

**符号なし 2 進数と 2 の補数：**このデザイン エLEMENT は、16 ビットの符号なし 2 進数または 16 ビットの 2 の補数を処理できます。符号なし 2 進数が入力されると、符号なし 2 進数が出力されます。2 の補数が入力されると、2 の補数が出力されます。この 2 つの唯一の機能的な違いは、オーバーフローの認識方法にあり、符号なし 2 進数では CO が使用され、2 の補数では OFL が使用されます。

加減算器では、符号なし 2 進演算でも 2 の補数演算でもオーバーフローが発生します。演算結果がオーバーフローになる場合、オーバーフローが生成されます。同様に、演算結果が桁上がりする場合、キャリー出力が生成されます。

**符号なし 2 進演算：**符号なし 2 進演算の場合、0 ～ 65535 までの数を表現できます。加算モードでは、加算結果が加減算器の範囲を超えると CO がアクティブ (High) になります。減算モードでは、CO がアクティブ Low のボロー出力となり、減算器の範囲を超えると Low になります。

常にアクティブ High の符号なし 2 進数のオーバーフローを生成するには、ADD と CO を次のようにゲート接続します。

符号なしオーバーフロー = CO XOR ADD

符号なし 2 進演算では、OFL は無視されます。

**2 の補数演算：**2 の補数演算の場合、-32768 から +32767 までの数を表現できます。

加算または減算の結果がこの範囲を超えると、OFL 出力が High になります。2 の補数演算では、CO は無視されます。

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## ADSU4

**マクロ：4-Bit Cascadable Adder/Subtractor with Carry-In, Carry-Out, and Overflow**



X4379

### 概要

ADD が High の場合、2 つの 4 ビットワード (A3 ~ A0 と B3 ~ B0) とキャリー入力 (CI) を加算し、4 ビットの和 (S3 ~ S0) とキャリー出力 (CO) (またはオーバーフロー (OFL)) を出力します。

ADD 入力が Low の場合、A3 ~ A0 から B3 ~ B0 を減算し、4 ビットの差 (S3 ~ S0) とキャリー出力 (CO) またはオーバーフロー (OFL) を出力します。

加算モードでは、CO と CI はアクティブ High になります。減算モードでは、CO と CI はアクティブ Low になります。OFL は、モードにかかわらず常にアクティブ High です。

### 論理表

入力			出力
ADD	A	B	S
1	A <sub>n</sub>	B <sub>n</sub>	A <sub>n</sub> + B <sub>n</sub> + CI*
0	A <sub>n</sub>	B <sub>n</sub>	A <sub>n</sub> - B <sub>n</sub> - CI*
CI* : ADD = 0、CI、CO アクティブ Low			
CI* : ADD = 1、CI、CO アクティブ High			

**符号なし 2 進数と 2 の補数：**このデザイン エLEMENT は、4 ビットの符号なし 2 進数または 4 ビットの 2 の補数を処理できます。符号なし 2 進数が入力されると、符号なし 2 進数が出力されます。2 の補数が入力されると、2 の補数が出力されます。この 2 つの唯一の機能的な違いは、オーバーフローの認識方法にあり、符号なし 2 進数では CO が使用され、2 の補数では OFL が使用されます。

加減算器では、符号なし 2 進演算でも 2 の補数演算でもオーバーフローが発生します。演算結果がオーバーフローになる場合、オーバーフローが生成されます。同様に、演算結果が桁上がりする場合、キャリー出力が生成されます。

**符号なし 2 進演算：**符号なし 2 進演算の場合、0 ~ 15 までの数を表現できます。加算モードでは、加算結果が加減算器の範囲を超えると CO がアクティブ (High) になります。減算モードでは、CO がアクティブ Low のボロー出力となり、減算器の範囲を超えると Low になります。

常にアクティブ High の符号なし 2 進数のオーバーフローを生成するには、ADD と CO を次のようにゲート接続します。

符号なしオーバーフロー = CO XOR ADD

符号なし 2 進演算では、OFL は無視されます。

**2 の補数演算**：2 の補数演算の場合、-8 から +7 までの数を表現できます。

加算または減算の結果がこの範囲を超えると、OFL 出力が High になります。2 の補数演算では、CO は無視されます。

## デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## ADSU8

### マクロ：8-Bit Cascadable Adder/Subtractor with Carry-In, Carry-Out, and Overflow



### 概要

ADD が High の場合、2 つの 8 ビットワード (A7 ～ A0 と B7 ～ B0) とキャリー入力 (CI) を加算し、8 ビットの和 (S7 ～ S0) とキャリー出力 (CO) (またはオーバーフロー (OFL)) を出力します。

ADD 入力が Low の場合、A7 ～ A0 から B7 ～ B0 を減算し、8 ビットの差 (S7 ～ S0) とキャリー出力 (CO) またはオーバーフロー (OFL) を出力します。

加算モードでは、CO と CI はアクティブ High になります。減算モードでは、CO と CI はアクティブ Low になります。OFL は、モードにかかわらず常にアクティブ High です。

### 論理表

入力			出力
ADD	A	B	S
1	A <sub>n</sub>	B <sub>n</sub>	A <sub>n</sub> + B <sub>n</sub> + CI*
0	A <sub>n</sub>	B <sub>n</sub>	A <sub>n</sub> - B <sub>n</sub> - CI*
CI* : ADD = 0、CI、CO アクティブ Low			
CI* : ADD = 1、CI、CO アクティブ High			

**符号なし 2 進数と 2 の補数：**このデザイン エLEMENT は、8 ビットの符号なし 2 進数または 8 ビットの 2 の補数を処理できます。符号なし 2 進数が入力されると、符号なし 2 進数が出力されます。2 の補数が入力されると、2 の補数が出力されます。この 2 つの唯一の機能的な違いは、オーバーフローの認識方法にあり、符号なし 2 進数では CO が使用され、2 の補数では OFL が使用されます。

加減算器では、符号なし 2 進演算でも 2 の補数演算でもオーバーフローが発生します。演算結果がオーバーフローになる場合、オーバーフローが生成されます。同様に、演算結果が桁上がりする場合、キャリー出力が生成されます。

**符号なし 2 進演算：**符号なし 2 進演算の場合、0 ～ 255 までの数を表現できます。加算モードでは、加算結果が加減算器の範囲を超えると CO がアクティブ (High) になります。減算モードでは、CO がアクティブ Low のボロー出力となり、減算器の範囲を超えると Low になります。

常にアクティブ High の符号なし 2 進数のオーバーフローを生成するには、ADD と CO を次のようにゲート接続します。

符号なしオーバーフロー = CO XOR ADD

符号なし 2 進演算では、OFL は無視されます。

**2 の補数演算：**2 の補数演算の場合、-128 から +127 までの数を表現できます。

加算または減算の結果がこの範囲を超えると、OFL 出力が High になります。2 の補数演算では、CO は無視されます。

## デザインの入力方法

このエレメントは、回路図でのみ使用できます。


## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## AND12

マクロ：12- Input AND Gate with Non-Inverted Inputs



### 概要

5 入力までの AND ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の AND ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転させるには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## AND16

マクロ：16- Input AND Gate with Non-Inverted Inputs



### 概要

5 入力までの AND ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の AND ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転させるには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## AND2

### プリミティブ：2-Input AND Gate with Non-Inverted Inputs



## 概要

5 入力までの AND ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の AND ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転させるには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## AND2B1

プリミティブ：2-Input AND Gate with 1 Inverted and 1 Non-Inverted Inputs



### 概要

5 入力までの AND ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の AND ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転させるには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## AND2B2

### プリミティブ：2-Input AND Gate with Inverted Inputs



### 概要

5 入力までの AND ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の AND ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転させるには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## AND3

### プリミティブ：3-Input AND Gate with Non-Inverted Inputs



### 概要

5 入力までの AND ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の AND ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転させるには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## AND3B1

プリミティブ：3-Input AND Gate with 1 Inverted and 2 Non-Inverted Inputs



### 概要

5 入力までの AND ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の AND ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転させるには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## AND3B2

プリミティブ：3-Input AND Gate with 2 Inverted and 1 Non-Inverted Inputs



### 概要

5 入力までの AND ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の AND ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転させるには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。


### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## AND3B3

### プリミティブ：3-Input AND Gate with Inverted Inputs



### 概要

5 入力までの AND ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の AND ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転させるには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## AND4

プリミティブ：4-Input AND Gate with Non-Inverted Inputs



### 概要

5 入力までの AND ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の AND ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転させるには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## AND4B1

プリミティブ：4-Input AND Gate with 1 Inverted and 3 Non-Inverted Inputs



### 概要

5 入力までの AND ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の AND ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転させるには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## AND4B2

プリミティブ：4-Input AND Gate with 2 Inverted and 2 Non-Inverted Inputs



### 概要

5 入力までの AND ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の AND ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転させるには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## AND4B3

プリミティブ：4-Input AND Gate with 3 Inverted and 1 Non-Inverted Inputs



### 概要

5 入力までの AND ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の AND ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転させるには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## AND4B4

### プリミティブ：4-Input AND Gate with Inverted Inputs



### 概要

5 入力までの AND ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の AND ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転させるには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## AND5

### プリミティブ：5-Input AND Gate with Non-Inverted Inputs



### 概要

5 入力までの AND ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の AND ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転させるには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## AND5B1

プリミティブ：5-Input AND Gate with 1 Inverted and 4 Non-Inverted Inputs



### 概要

5 入力までの AND ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の AND ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転させるには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。


### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## AND5B2

プリミティブ：5-Input AND Gate with 2 Inverted and 3 Non-Inverted Inputs



### 概要

5 入力までの AND ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の AND ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転させるには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## AND5B3

プリミティブ：5-Input AND Gate with 3 Inverted and 2 Non-Inverted Inputs



### 概要

5 入力までの AND ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の AND ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転させるには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## AND5B4

プリミティブ : 5-Input AND Gate with 4 Inverted and 1 Non-Inverted Inputs



### 概要

5 入力までの AND ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の AND ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転させるには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## AND5B5

### プリミティブ：5-Input AND Gate with Inverted Inputs



### 概要

5 入力までの AND ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の AND ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転させるには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## AND6

マクロ：6-Input AND Gate with Non-Inverted Inputs



### 概要

5 入力までの AND ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の AND ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転させるには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## AND7

### マクロ : 7-Input AND Gate with Non-Inverted Inputs



## 概要

5 入力までの AND ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の AND ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転させるには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## AND8

マクロ：8-Input AND Gate with Non-Inverted Inputs



### 概要

5 入力までの AND ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の AND ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転させるには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## AND9

マクロ : 9-Input AND Gate with Non-Inverted Inputs



### 概要

5 入力までの AND ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の AND ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転させるには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。


### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)



## BRLSHFT4

### マクロ : 4-Bit Barrel Shifter



### 概要

このデザイン エLEMENTは 4 ビットのバレル シフターで、4 つの入力 (I3 ~ I0) を 4 回までローテーションできます。制御入力 (S1 と S0) は、データをローテーションする回数 (1 ~ 4) を指定します。4 つの出力 (O3 ~ O0) には、ローテーションされたデータ入力が出力されます。

### 論理表

入力						出力			
S1	S0	I0	I1	I2	I3	O0	O1	O2	O3
0	0	a	b	c	d	a	b	c	d
0	1	a	b	c	d	b	c	d	a
1	0	a	b	c	d	c	d	a	b
1	1	a	b	c	d	d	a	b	c

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## BRLSHFT8

### マクロ : 8-Bit Barrel Shifter



### 概要

このデザイン エLEMENTは、8 ビットのバレル シフターで、8 つの入力 (I7 ~ I0) を 8 回までローテーションできます。制御入力 (S2 ~ S0) は、データをローテーションする回数 (1 ~ 8) を指定します。8 つの出力 (O7 ~ O0) には、ローテーションされたデータ入力が出力されます。

### 論理表

入力											出力							
S2	S1	S0	I0	I1	I2	I3	I4	I5	I6	I7	O0	O1	O2	O3	O4	O5	O6	O7
0	0	0	a	b	c	d	e	f	g	h	a	b	c	d	e	f	g	h
0	0	1	a	b	c	d	e	f	g	h	b	c	d	e	f	g	h	a
0	1	0	a	b	c	d	e	f	g	h	c	d	e	f	g	h	a	b
0	1	1	a	b	c	d	e	f	g	h	d	e	f	g	h	a	b	c
1	0	0	a	b	c	d	e	f	g	h	e	f	g	h	a	b	c	d
1	0	1	a	b	c	d	e	f	g	h	f	g	h	a	b	c	d	e
1	1	0	a	b	c	d	e	f	g	h	g	h	a	b	c	d	e	f
1	1	1	a	b	c	d	e	f	g	h	h	a	b	c	d	e	f	g

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## BSCAN\_VIRTEX4

### プリミティブ：Virtex®-4 JTAG Boundary-Scan Logic Access Circuit



### 概要

このデザイン エLEMENTを使用すると、JTAG バウンダリ スキャン ロジック コントローラーを介して内部ロジックにアクセスできるようになり、内部実行デザインと FPGA の専用 JTAG ピン間の通信が可能になります。

このデザイン エLEMENTの各インスタンスでは、JTAG\_CHAIN 属性の設定に従い、JTAG USER 命令 1 つ (USER1 から USER4 まで) が処理されます。4 つの USER 命令すべてを処理するには、ELEMENTを 4 つインスタンスエートし JTAG\_CHAIN 属性を設定します。

**注記：** 各アーキテクチャのバウンダリ スキャンの詳細は、データシートを参照してください。

### ポートの説明

ポート名	方向	幅	機能
CAPTURE	出力	1	USER 命令が読み込まれるとアクティブになり、JTAG TAP コントローラーが CAPTURE-DR ステートになると High にアサートされます。
DRCK	出力	1	JTAG_CHAIN によって割り当てられた JTAG USER 命令が読み込まれ、JTAG TAP コントローラーが SHIFT-DR ステートまたは CAPTURE-DR ステートになると、FPGA への TCK ピンと同じ値を出力します。
RESET	出力	1	USER 命令が読み込まれるとアクティブになり、JTAG TAP コントローラーが TEST-LOGIC-RESET ステートになると High にアサートされます。
SEL	出力	1	JTAG 命令レジスタに USER 命令が読み込まれたことを示します。UPDATE-IR ステートになるとアクティブになり、新しい命令が読み込まれるまでアクティブのままになります。
SHIFT	出力	1	USER 命令が読み込まれるとアクティブになり、JTAG TAP コントローラーが SHIFT-DR ステートになると High にアサートされます。
TDI	出力	1	TDI ピンと同じ値を出力します。
UPDATE	出力	1	USER 命令が読み込まれるとアクティブになり、JTAG TAP コントローラが UPDATE-DR ステートになると High にアサートされます。
TDO	入力	1	USER 命令が読み込まれるとアクティブになり、外部 JTAG TDO ピンには、マクロの TDO1 ピンへのデータ入力の値が示されます。

### デザインの入力方法

このELEMENTは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
JTAG_CHAIN	整数	1、2、3、4	1	エレメントのインスタンスで処理可能な JTAG USER 命令数を設定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## BUF

プリミティブ：General Purpose Buffer



### 概要

このデザイン エLEMENTは、汎用の非反転バッファです。

このELEMENTは不要なので、MAP によって削除されます。

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## BUFCF

### プリミティブ：Fast Connect Buffer



### 概要

このデザイン エLEMENTは、一部の専用ロジックと LUT の出力を別の LUT の入力に直接接続するために使用する、単一の高速結合バッファです。このバッファを使用すると、CLB パックも行われます。LUT は、4 つまで 1 つのグループとして接続できます。

### デザインの入力方法


このELEMENTは、回路図で使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## BUFG

プリミティブ：Global Clock Buffer



### 概要

このデザイン エLEMENTはファンアウトが大きいバッファで、スキューを抑えて信号を分散するために、グローバル配線リソースへの信号に接続します。BUFG は、通常セット/リセットやクロック イネーブルなどのファンアウトの大きいネットやクロック ネットに使用されます。

### ポートの説明

ポート名	方向	幅	機能
I	入力	1	クロック バッファ入力
O	出力	1	クロック バッファ出力

### デザインの入力方法


このELEMENTは、回路図で使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## BUFGCE

プリミティブ : Global Clock Buffer with Clock Enable



### 概要

このデザイン エレメントは、クロック イネーブル付きグローバル クロック バッファです。O 出力は、クロック イネーブル (CE) が Low (非アクティブ) のときに 0 になります。CE が High になると、I 入力の値が O に出力されます。

### 論理表

入力		出力
I	CE	O
X	0	0
I	1	I

### ポートの説明

ポート名	方向	幅	機能
I	入力	1	クロック バッファ入力
CE	入力	1	クロック イネーブル入力
O	出力	1	クロック バッファ出力

### デザインの入力方法

このエレメントは、回路図で使用できます。


### 詳細情報

- 『Virtex-4 FPGA ユーザー ガイド』(UG070)
- 『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』(DS302)



## BUFGCE\_1

**プリミティブ**：Global Clock Buffer with Clock Enable and Output State 1



### 概要

このデザイン エLEMENTは、クロック イネーブル付きグローバル クロック バッファです。O 出力は、クロック イネーブル (CE) が Low (非アクティブ) のときに High (1) になります。CE が High になると、I 入力の値が O に出力されます。

### 論理表

入力		出力
I	CE	O
X	0	1
I	1	I

### ポートの説明

ポート名	方向	幅	機能
I	入力	1	クロック バッファ入力
CE	入力	1	クロック イネーブル入力
O	出力	1	クロック バッファ出力

### デザインの入力方法


このELEMENTは、回路図で使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## BUFGCTRL

プリミティブ：Global Clock MUX Buffer



### 概要

BUFGCTRL は、2 つのクロック入力を持つ同期/非同期のグリッチのない 2:1 マルチプレクサーとして機能するグローバル クロック バッファです。Virtex-4 以前の FPGA に含まれるグローバル クロック バッファに比べ、制御ピンが追加されており、さまざまな機能の使用および効率的な入力の切り替えが可能です。BUFGCTRL は、クロック供給以外の用途にも使用できます。

### ポートの説明

ポート名	方向	幅	機能
O	出力	1	クロック出力ピン
I0、I1	入力	1 (それぞれ)	クロック入力： I0：クロック入力ピン I1：クロック入力ピン
CE0、CE1	入力	1 (それぞれ)	クロック イネーブル入力。CE ピンは、各クロック入力ピンのクロック イネーブル入力で、クロック入力を選択するときに使用します。入力を選択するために CE ピンを使用する場合は、セットアップ/ホールド タイムを設定する必要があります。要件を満たさない場合、クロックでグリッチが発生する可能性があります。
S0、S1	入力	1 (それぞれ)	クロック セレクト入力。S ピンは、各クロック入力ピンのクロック セレクト入力です。入力を選択するために S ピンを使用する場合は、セットアップおよびホールド タイム要件を満たす必要があります。CE ピンとは異なり、要件を満たさなくてもクロック グリッチが発生することはありませんが、出力クロックがピンに現れるのが 1 クロック サイクル後になる場合があります。
IGNORE0、IGNORE1	入力	1 (それぞれ)	クロック IGNORE 入力。IGNORE ピンは、BUFGCTRL により実行されるスイッチ アルゴリズムをバイパスする場合に使用します。

### デザインの入力方法

このエレメントは、回路図で使用できます。

## 使用可能な属性

属性	データ型	値	デフォルト	説明
INIT_OUT	整数	0、1	0	コンフィギュレーション後の BUFGCTRL 出力の初期値を指定します。
PRESELECT_I0	ブール代数	FALSE、TRUE	FALSE	TRUE に設定すると、コンフィギュレーション後に I0 入力が出力されます。
PRESELECT_I1	ブール代数	FALSE、TRUE	FALSE	TRUE に設定すると、コンフィギュレーション後に I1 入力が出力されます。


注記：2 つの PRESELECT 属性を同時に TRUE に設定することはできません。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## BUFGMUX

### プリミティブ : Global Clock MUX Buffer



### 概要

BUFGMUX はマルチプレクサーの機能を持つグローバル クロック バッファで、2 つの入力クロック (I0 および I1) のいずれかを選択できます。セレクト入力 (S) が Low の場合、I0 の信号が出力 (O) に選択されます。S が High の場合は、I1 の信号が O に選択されます。

BUFGMUX および BUFGMUX\_1 では、S の値が変化した後クロックが切り替わるまでに保持される出力ステートが異なります。BUFGMUX は出力ステートが 0 に、BUFGMUX\_1 は出力ステートが 1 に保持されます。

**注記 :** BUFGMUX では、S がトグルされると、次のアクティブ クロック エッジ (I0 または I1) まで、出力のステートが非アクティブのまま保持されます。

### 論理表

入力			出力
I0	I1	S	O
I0	X	0	I0
X	I1	1	I1
X	X	↑	0
X	X	↓	0

### ポートの説明

ポート名	方向	幅	機能
I0	入力	1	クロック 0 入力
I1	入力	1	クロック 1 入力
O	出力	1	クロック MUX 出力
S	入力	1	クロック セレクト入力

### デザインの入力方法


このエレメントは、回路図で使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## BUFGMUX\_1

### プリミティブ : Global Clock MUX Buffer with Output State 1



### 概要

このデザイン エLEMENTは、マルチプレクサーの機能を持つグローバル クロック バッファーで、2 つの入力クロック (I0 および I1) のいずれかを選択できます。セレクト入力 (S) が Low の場合、I0 の信号が出力 (O) に選択されます。S が High の場合は、I1 の信号が O に選択されます。

このデザイン エLEMENTと BUFGMUX では、S の値が変化した後クロックが切り替わるまでに保持される出力ステートが異なります。BUFGMUX は出力ステートが 0 に、BUFGMUX\_1 は出力ステートが 1 に保持されます。

### 論理表

入力			出力
I0	I1	S	O
I0	X	0	I0
X	I1	1	I1
X	X	↑	1
X	X	↓	1

### ポートの説明

ポート名	方向	幅	機能
I0	入力	1	クロック 0 入力
I1	入力	1	クロック 1 入力
O	出力	1	クロック MUX 出力
S	入力	1	クロック セレクト入力

### デザインの入力方法


このELEMENTは、回路図で使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## BUFGMUX\_VIRTEX4

### プリミティブ：Global Clock MUX Buffer



### 概要

このデザイン エレメントは、2 つのクロック入力、1 つのクロック出力、セレクト入力を持つクロック バッファです。このプリミティブは BUFGCTRL に基づいており、一部のピンが High または Low に接続されています。

このエレメントは、S ピンをセレクトピンとして使用します。S ピンは、グリッチを発生させずにいつでも切り替えることができます。S ピンのセットアップ/ホールド タイムによって、新しいクロックに切り替わる前に、その前のクロックの余分なパルスが出力されるかどうかが決まります。S ピンがセットアップ タイム TBCCCK\_S より前、I/O が High から Low に切り替わる前に変化した場合、I/O の余分なパルスは出力されません。S ピンがホールド タイムの後に変化した場合は、余分なパルスが出力されますが、グリッチが発生することはありません。いずれの場合でも、出力は遅い方のクロックの 3 クロック サイクル以内に新しいクロックに切り替わります。

S0 と S1 のセットアップ/ホールド タイム要件は、CE0 と CE1 のように立ち上がりエッジではなく、立ち下がりエッジを基準としています (INIT\_OUT = 0 の場合)。

このエレメントの切り替え条件は、BUFGCTRL の S ピンと同様です。

### ポートの説明

ポート名	方向	幅	機能
O	出力	1	クロック出力
I1 : I0	入力	1	クロック入力
S0 : S1	入力	1	クロック セレクト入力

### デザインの入力方法


このエレメントは、回路図で使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## BUFIO

プリミティブ：Local Clock Buffer for I/O



### 概要

このデザイン エLEMENTはクロック バッファです。単にクロック信号を入力し、出力します。I/O 列の専用クロック ネットを駆動し、グローバル クロック リソースからは独立しているため、ソース同期データ キャプチャ (転送/受信クロック分配) に適しています。これらのELEMENTを駆動できるのは、同じクロック領域内のクロック兼用 I/O のみです。BUFIO では、隣接する 2 つの I/O クロック ネット (最大 3 クロック領域まで) とリージョナル クロック バッファ (BUFR) を駆動できます。ただし、I/O クロック ネットワークは I/O 列までしか到達しないので、CLB やブロック RAM などのロジック リソースは駆動できません。

### ポートの説明

ポート名	方向	幅	機能
O	出力	1	クロック出力
I	入力	1	クロック入力

### デザインの入力方法


このELEMENTは、回路図で使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## BUFR

### プリミティブ：Regional Clock Buffer for I/O and Logic Resources



## 概要

BUFR はクロック バッファです。グローバル クロック ツリーからは独立しており、クロック領域内の専用クロック ネットにクロック信号を供給します。BUFR は、同じ領域内のリージョナル クロック ネット 2 つと、隣接するクロック領域のクロック ネット 2 つを駆動できます (最大 3 クロック領域まで)。BUFR と異なり、BUFR は I/O ロジックだけでなく、同じクロック領域および隣接するクロック領域のロジックリソース (CLB、ブロック RAM など) も駆動できます。BUFR は、BUFR の出力がローカル インターコネクトのどちらかで駆動されます。クロック入力を分周したクロックを出力することもできます。分周比は、1 ~ 8 の整数です。BUFR は、クロックドメインの切り替えやシリアルからパラレルへの変換が必要なソース同期アプリケーションに適しています。通常、1 つのクロック領域 (リージョナル クロック ネットワーク 2 つ) には BUFR が 2 つ含まれます。中央列には BUFR は含まれません。

## ポートの説明

ポート名	方向	幅	機能
CE	入力	1	クロック イネーブル ポート。Low になると出力クロックがディスエーブルになり、High になるとクロックが O ポートに出力されます。“BYPASS”モードでは使用できません。BUFR_DIVIDE を “BYPASS” に設定している場合、または使用しない場合は、VCC に接続します。
CLR	入力	1	分周クロック出力用のカウンタ非同期クリア。High になると、分周クロック出力を生成するために使用されたカウンタがリセットされ、出力が Low になります。“BYPASS”モードでは使用できません。BUFR_DIVIDE を “BYPASS” に設定している場合、または使用しない場合は、グラウンドに接続します。
I	入力	1	クロック入力ポート。BUFR のクロック ソース ポートです。BUFR の出力またはローカル インターコネクトで駆動できます。
O	出力	1	クロック出力ポート。BUFR と同じクロック領域および 2 つの隣接するクロック領域 (最大 3 クロック領域) のクロック ネットを駆動できます。FPGA および IOB を駆動します。

## デザインの入力方法

このエレメントは、回路図で使用できます。

## 使用可能な属性

属性	データ型	値	デフォルト	説明
BUFR_DIVIDE	文字列	“BYPASS”、“1”、“2”、“3”、“4”、“5”、“6”、“7”、“8”	“BYPASS”	出力クロックに分周した入力クロックを使用する場合の分周比を指定します。
SIM_DEVICE	文字列	“VIRTEX4”、“VIRTEX5”、“VIRTEX6”	“VIRTEX4”	BUFR の CE レイテンシを定義します。




## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## CAPTURE\_VIRTEX4

プリミティブ：Virtex®-4 Boundary Scan Logic Control Circuit



### 概要

このデザイン エレメントは、レジスタ（フリップフロップとラッチ）情報のキャプチャ方法およびそのタイミングを制御します。リードバック機能は、専用のコンフィギュレーション ポート命令により提供されます。このエレメントを使用しない場合は、データはコンフィギュレーション クロックに同期してリードバックされます。このエレメントでは、レジスタ（フリップフロップとラッチ）の値のみをキャプチャできます。LUT RAM、SRL、ブロック RAM の値もリードバックされますが、キャプチャできません。

CAP 信号を High にアサートすると、次にクロックが Low から High に切り替わるときにデバイス内のレジスタがキャプチャされます。デフォルトでは、各トリガー（CAP がアサートされているときの CLK の遷移）でデータがキャプチャされます。リードバック処理を 1 回のデータ キャプチャだけに制限するには、ONESHOT 属性を "TRUE" に設定します。

### ポートの説明

ポート名	方向	幅	機能
CAP	入力	1	リードバック キャプチャ トリガー
CLK	入力	1	リードバック キャプチャ クロック

### デザインの入力方法

このエレメントは、回路図で使用できます。

正しく動作するように、入力および出力をすべてデザインに接続します。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
ONESHOT	ブール代数	TRUE、FALSE	TRUE	CAP トリガーごとにリードバックを 1 回実行します。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ 特性』\(DS302\)](#)

## CB16CE

マクロ：16-Bit Cascadable Binary Counter with Clock Enable and Asynchronous Clear



### 概要

このデザイン エLEMENTは、非同期クリア可能、カスケード可能なバイナリ カウンターです。非同期クリア (CLR) 入力が高レベルになると、ほかのすべての入力は無視され、クロック (C) の遷移に関係なく、出力 (Q)、ターミナル カウンター (TC)、およびクロック イネーブル出力 (CEO) が 0 になります。クロック イネーブル入力 (CE) が High の場合、クロック (C) が Low から High に切り替わる時に出力 (Q) がインクリメントされます。CE が Low の場合、クロック遷移は無視されます。すべての Q 出力が高レベルになると、TC 出力が高レベルになります。

各段の CEO 出力を次の段の CE 入力に接続し、C および CLR 入力を並列に接続すると、より大型のカウンターを作成できます。TC と CE が High になると、CEO がアクティブ (High) になります。カウンターの最大長は、CE ピンから TC ピンへの伝搬遅延の合計とクロック周期の関係によって決定されます。クロック周期は、 $n(t_{CE-TC})$  より大きい必要があります。ここで、 $n$  は段数、時間  $t_{CE-TC}$  は各段での CE ピンから TC ピンへの伝搬遅延を表します。カウンターをカスケード接続する場合、CE 入力を使用するときは CEO 出力を、CE 入力を使用しないときは TC 出力を使用します。

電力を供給すると、カウンターは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力		
CLR	CE	C	Q <sub>z</sub> ~ Q <sub>0</sub>	TC	CEO
1	X	X	0	0	0
0	0	X	変化なし	変化なし	0
0	1	↑	インクリメント	TC	CEO

$z = \text{ビット幅} - 1$   
 $TC = Q_z \cdot Q_{(z-1)} \cdot Q_{(z-2)} \cdot \dots \cdot Q_0$   
 $CEO = TC \cdot CE$

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- 『Virtex-4 FPGA ユーザー ガイド』(UG070)
- 『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』(DS302)

## CB16CLE

**マクロ : 16-Bit Loadable Cascadable Binary Counters with Clock Enable and Asynchronous Clear**



### 概要

このデザイン エLEMENTは、同期、ロード可能、非同期クリア可能、カスケード可能なバイナリ カウンターです。非同期クリア (CLR) 入力が高レベルになると、ほかのすべての入力は無視され、クロック (C) の遷移に関係なく、出力 (Q)、ターミナル カウンター (TC)、およびクロック イネーブル出力 (CEO) が 0 になります。ロード イネーブル入力 (L) が High の場合、クロックが Low から High に切り替わる時に、クロック イネーブル (CE) の値に関係なく、入力 (D) の値がカウンターにロードされます。CE が High の場合、クロックが Low から High に切り替わる時に Q 出力がインクリメントされます。CE が Low の場合、クロック遷移は無視されます。すべての Q 出力が高レベルになると、TC 出力が高レベルになります。

各段の CEO 出力を次の段の CE 入力に接続し、C、L、および CLR 入力を並列に接続すると、より大型のカウンターを作成できます。TC と CE が High になると、CEO がアクティブ (High) になります。カウンターの最大長は、CE ピンから TC ピンへの伝搬遅延の合計とクロック周期の関係によって決定されます。クロック周期は、 $n(t_{CE-TC})$  より大きい必要があります。ここで、 $n$  は段数、時間  $t_{CE-TC}$  は各段での CE ピンから TC ピンへの伝搬遅延を表します。カウンターをカスケード接続する場合、CE 入力を使用するときは CEO 出力を、CE 入力を使用しないときは TC 出力を使用します。

電力を供給すると、カウンターは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力					出力		
CLR	L	CE	C	D <sub>z</sub> ~ D <sub>0</sub>	Q <sub>z</sub> ~ Q <sub>0</sub>	TC	CEO
1	X	X	X	X	0	0	0
0	1	X	↑	D <sub>n</sub>	D <sub>n</sub>	TC	CEO
0	0	0	X	X	変化なし	変化なし	0
0	0	1	↑	X	インクリメント	TC	CEO
z = ビット幅 - 1 $TC = Q_z \cdot Q_{(z-1)} \cdot Q_{(z-2)} \cdot \dots \cdot Q_0$ $CEO = TC \cdot CE$							

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## CB16CLED

**マクロ : 16-Bit Loadable Cascadable Bidirectional Binary Counters with Clock Enable and Asynchronous Clear**



### 概要

このデザイン エLEMENTは、同期、ロード可能、非同期クリア可能、カスケード可能な双方向バイナリ カウンターです。非同期クリア (CLR) 入力が高レベルになると、ほかのすべての入力は無視され、クロック (C) の遷移に関係なく、出力 (Q)、ターミナル カウンター (TC)、およびクロック イネーブル出力 (CEO) が 0 になります。ロード イネーブル入力 (L) が High の場合、クロック (C) が Low から High に切り替わるときに、クロック イネーブル (CE) の値に関係なく、入力 (D) の値がカウンターにロードされます。CE が High、UP が Low の場合、クロックが Low から High に切り替わるときに、Q 出力がデクリメントされます。CE と UP が High の場合、Q 出力がインクリメントされます。CE が Low の場合、クロック遷移は無視されます。

カウントアップする場合、すべての Q 出力と UP が High になると TC 出力が High になります。カウントダウンする場合、すべての Q 出力と UP が Low になると TC 出力が High になります。

各段の CEO 出力を次の段の CE 入力に接続し、C、UP、L、および CLR 入力を並列に接続すると、より大型のカウンターを作成できます。TC と CE が High になると、CEO がアクティブ (High) になります。カウンターの最大長は、CE ピンから TC ピンへの伝搬遅延の合計とクロック周期の関係によって決定されます。クロック周期は、 $n(t_{CE-TC})$  より大きい必要があります。ここで、 $n$  は段数、時間  $t_{CE-TC}$  は各段での CE ピンから TC ピンへの伝搬遅延を表します。カウンターをカスケード接続する場合、CE 入力を使用するときは CEO 出力を、CE 入力を使用しないときは TC 出力を使用します。

CPLD デバイスでは、高速カスケードが可能な双方向カウンターである CB2X1、CB4X1、CB8X1、CB16X1 を参照してください。

電力を供給すると、カウンターは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力						出力		
CLR	L	CE	C	UP	Dz ~ D0	Qz ~ Q0	TC	CEO
1	X	X	X	X	X	0	0	0
0	1	X	↑	X	Dn	Dn	TC	CEO
0	0	0	X	X	X	変化なし	変化なし	0
0	0	1	↑	1	X	インクリメント	TC	CEO
0	0	1	↑	0	X	デクリメント	TC	CEO
z = ビット幅 - 1 $TC = (Qz \cdot Q(z-1) \cdot Q(z-2) \cdot \dots \cdot Q0 \cdot UP) + (Qz \cdot Q(z-1) \cdot Q(z-2) \cdot \dots \cdot Q0 \cdot \overline{UP})$ $CEO = TC \cdot CE$								

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## CB16RE

### マクロ : 16-Bit Cascadable Binary Counter with Clock Enable and Synchronous Reset



### 概要

このデザイン エレメントは、同期、リセット可能、カスケード可能なバイナリ カウンターです。同期リセット入力 (R) が High になると、ほかの入力は無視され、クロック (C) が Low から High に切り替わる時に出力 (Q)、ターミナル カウンター (TC)、およびクロック イネーブル出力 (CEO) が 0 になります。クロック イネーブル入力 (CE) が High の場合、クロック (C) が Low から High に切り替わる時に出力 (Q) がインクリメントされます。CE が Low の場合、クロック遷移は無視されます。すべての Q 出力が High になると、TC 出力が High になります。

各段の CEO 出力を次の段の CE 入力に接続し、C および R 入力を並列に接続すると、より大型のカウンターを作成できます。TC と CE が High になると、CEO がアクティブ (High) になります。カウンターの最大長は、CE ピンから TC ピンへの伝搬遅延の合計とクロック周期の関係によって決定されます。クロック周期は、 $n(t_{CE-TC})$  より大きい必要があります。ここで、 $n$  は段数、時間  $t_{CE-TC}$  は各段での CE ピンから TC ピンへの伝搬遅延を表します。カウンターをカスケード接続する場合、CE 入力を使用するときは CEO 出力を、CE 入力を使用しないときは TC 出力を使用します。

電力を供給すると、カウンターは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力		
R	CE	C	Q <sub>z</sub> ~ Q <sub>0</sub>	TC	CEO
1	X	↑	0	0	0
0	0	X	変化なし	変化なし	0
0	1	↑	インクリメント	TC	CEO
$z = \text{ビット幅} - 1$ $TC = Q_z \cdot Q_{(z-1)} \cdot Q_{(z-2)} \cdot \dots \cdot Q_0$ $CEO = TC \cdot CE$					

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。


### 詳細情報

- 『Virtex-4 FPGA ユーザー ガイド』(UG070)
- 『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』(DS302)



## CB2CE

マクロ：2-Bit Cascadable Binary Counter with Clock Enable and Asynchronous Clear



### 概要

このデザイン エLEMENTは、非同期クリア可能、カスケード可能なバイナリ カウンターです。非同期クリア (CLR) 入力が高になると、ほかのすべての入力は無視され、クロック (C) の遷移に関係なく、出力 (Q)、ターミナル カウンター (TC)、およびクロック イネーブル出力 (CEO) が 0 になります。クロック イネーブル入力 (CE) が High の場合、クロック (C) が Low から High に切り替わるときに出力 (Q) がインクリメントされます。CE が Low の場合、クロック遷移は無視されます。すべての Q 出力が高になると、TC 出力が高になります。

各段の CEO 出力を次の段の CE 入力に接続し、C および CLR 入力を並列に接続すると、より大型のカウンターを作成できます。TC と CE が High になると、CEO がアクティブ (High) になります。カウンターの最大長は、CE ピンから TC ピンへの伝搬遅延の合計とクロック周期の関係によって決定されます。クロック周期は、 $n(t_{CE-TC})$  より大きい必要があります。ここで、 $n$  は段数、時間  $t_{CE-TC}$  は各段での CE ピンから TC ピンへの伝搬遅延を表します。カウンターをカスケード接続する場合、CE 入力を使用するときは CEO 出力を、CE 入力を使用しないときは TC 出力を使用します。

電力を供給すると、カウンターは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力		
CLR	CE	C	Q <sub>z</sub> ~ Q <sub>0</sub>	TC	CEO
1	X	X	0	0	0
0	0	X	変化なし	変化なし	0
0	1	↑	インクリメント	TC	CEO

$z = \text{ビット幅} - 1$   
 $TC = Q_z \cdot Q_{(z-1)} \cdot Q_{(z-2)} \cdot \dots \cdot Q_0$   
 $CEO = TC \cdot CE$

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## CB2CLE

### マクロ：2-Bit Loadable Cascadable Binary Counters with Clock Enable and Asynchronous Clear



## 概要

このデザイン エLEMENTは、同期、ロード可能、非同期クリア可能、カスケード可能なバイナリ カウンターです。非同期クリア (CLR) 入力が高になると、ほかのすべての入力は無視され、クロック (C) の遷移に関係なく、出力 (Q)、ターミナル カウンター (TC)、およびクロック イネーブル出力 (CEO) が 0 になります。ロード イネーブル入力 (L) が High の場合、クロックが Low から High に切り替わるときに、クロック イネーブル (CE) の値に関係なく、入力 (D) の値がカウンターにロードされます。CE が High の場合、クロックが Low から High に切り替わるときに Q 出力がインクリメントされます。CE が Low の場合、クロック遷移は無視されます。すべての Q 出力が高になると、TC 出力が高になります。

各段の CEO 出力を次の段の CE 入力に接続し、C、L、および CLR 入力を並列に接続すると、より大型のカウンターを作成できます。TC と CE が High になると、CEO がアクティブ (High) になります。カウンターの最大長は、CE ピンから TC ピンへの伝搬遅延の合計とクロック周期の関係によって決定されます。クロック周期は、 $n(t_{CE-TC})$  より大きい必要があります。ここで、 $n$  は段数、時間  $t_{CE-TC}$  は各段での CE ピンから TC ピンへの伝搬遅延を表します。カウンターをカスケード接続する場合、CE 入力を使用するときは CEO 出力を、CE 入力を使用しないときは TC 出力を使用します。

電力を供給すると、カウンターは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力					出力		
CLR	L	CE	C	D <sub>z</sub> ~ D0	Q <sub>z</sub> ~ Q0	TC	CEO
1	X	X	X	X	0	0	0
0	1	X	↑	D <sub>n</sub>	D <sub>n</sub>	TC	CEO
0	0	0	X	X	変化なし	変化なし	0
0	0	1	↑	X	インクリメント	TC	CEO
z = ビット幅 - 1 $TC = Q_z \cdot Q_{(z-1)} \cdot Q_{(z-2)} \cdot \dots \cdot Q_0$ $CEO = TC \cdot CE$							

## デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## CB2CLED

マクロ : 2-Bit Loadable Cascadable Bidirectional Binary Counters with Clock Enable and Asynchronous Clear



## 概要

このデザイン エLEMENTは、同期、ロード可能、非同期クリア可能、カスケード可能な双方向バイナリ カウンターです。非同期クリア (CLR) 入力が高になると、ほかのすべての入力は無視され、クロック (C) の遷移に関係なく、出力 (Q)、ターミナル カウンター (TC)、およびクロック イネーブル出力 (CEO) が 0 になります。ロード イネーブル入力 (L) が High の場合、クロック (C) が Low から High に切り替わるときに、クロック イネーブル (CE) の値に関係なく、入力 (D) の値がカウンターにロードされます。CE が High、UP が Low の場合、クロックが Low から High に切り替わるときに、Q 出力がデクリメントされます。CE と UP が High の場合、Q 出力がインクリメントされます。CE が Low の場合、クロック遷移は無視されます。

カウントアップする場合、すべての Q 出力と UP が High になると TC 出力が High になります。カウントダウンする場合、すべての Q 出力と UP が Low になると TC 出力が High になります。

各段の CEO 出力を次の段の CE 入力に接続し、C、UP、L、および CLR 入力を並列に接続すると、より大型のカウンターを作成できます。TC と CE が High になると、CEO がアクティブ (High) になります。カウンターの最大長は、CE ピンから TC ピンへの伝搬遅延の合計とクロック周期の関係によって決定されます。クロック周期は、 $n(t_{CE-TC})$  より大きい必要があります。ここで、 $n$  は段数、時間  $t_{CE-TC}$  は各段での CE ピンから TC ピンへの伝搬遅延を表します。カウンターをカスケード接続する場合、CE 入力を使用するときは CEO 出力を、CE 入力を使用しないときは TC 出力を使用します。

CPLD デバイスでは、高速カスケードが可能な双方向カウンターである CB2X1、CB4X1、CB8X1、CB16X1 を参照してください。

電力を供給すると、カウンターは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力						出力		
CLR	L	CE	C	UP	Dz ~ D0	Qz ~ Q0	TC	CEO
1	X	X	X	X	X	0	0	0
0	1	X	↑	X	Dn	Dn	TC	CEO
0	0	0	X	X	X	変化なし	変化なし	0
0	0	1	↑	1	X	インクリメント	TC	CEO
0	0	1	↑	0	X	デクリメント	TC	CEO
z = ビット幅 - 1 $TC = (Qz \cdot Q(z-1) \cdot Q(z-2) \cdot \dots \cdot Q0 \cdot UP) + (Qz \cdot Q(z-1) \cdot Q(z-2) \cdot \dots \cdot Q0 \cdot \overline{UP})$ $CEO = TC \cdot CE$								

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## CB2RE

マクロ：2-Bit Cascadable Binary Counter with Clock Enable and Synchronous Reset



### 概要

このデザイン エLEMENTは、同期、リセット可能、カスケード可能なバイナリ カウンターです。同期リセット入力 (R) が High になると、ほかの入力は無視され、クロック (C) が Low から High に切り替わる時に出力 (Q)、ターミナル カウンター (TC)、およびクロック イネーブル出力 (CEO) が 0 になります。クロック イネーブル入力 (CE) が High の場合、クロック (C) が Low から High に切り替わる時に出力 (Q) がインクリメントされます。CE が Low の場合、クロック遷移は無視されます。すべての Q 出力が High になると、TC 出力が High になります。

各段の CEO 出力を次の段の CE 入力に接続し、C および R 入力を並列に接続すると、より大型のカウンターを作成できます。TC と CE が High になると、CEO がアクティブ (High) になります。カウンターの最大長は、CE ピンから TC ピンへの伝搬遅延の合計とクロック周期の関係によって決定されます。クロック周期は、 $n(t_{CE-TC})$  より大きい必要があります。ここで、 $n$  は段数、時間  $t_{CE-TC}$  は各段での CE ピンから TC ピンへの伝搬遅延を表します。カウンターのカスケード接続する場合、CE 入力を使用するときは CEO 出力を、CE 入力を使用しないときは TC 出力を使用します。

電力を供給すると、カウンターは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力		
R	CE	C	Q <sub>z</sub> ~ Q <sub>0</sub>	TC	CEO
1	X	↑	0	0	0
0	0	X	変化なし	変化なし	0
0	1	↑	インクリメント	TC	CEO
$z = \text{ビット幅} - 1$ $TC = Q_z \cdot Q_{(z-1)} \cdot Q_{(z-2)} \cdot \dots \cdot Q_0$ $CEO = TC \cdot CE$					

### デザインの入力方法

このELEMENTは、回路図でのみ使用できます。


## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## CB4CE

マクロ：4-Bit Cascadable Binary Counter with Clock Enable and Asynchronous Clear



### 概要

このデザイン エLEMENTは、非同期クリア可能、カスケード可能なバイナリ カウンターです。非同期クリア (CLR) 入力が高になると、ほかのすべての入力は無視され、クロック (C) の遷移に関係なく、出力 (Q)、ターミナル カウンター (TC)、およびクロック イネーブル出力 (CEO) が 0 になります。クロック イネーブル入力 (CE) が High の場合、クロック (C) が Low から High に切り替わるときに出力 (Q) がインクリメントされます。CE が Low の場合、クロック遷移は無視されます。すべての Q 出力が高になると、TC 出力が高になります。

各段の CEO 出力を次の段の CE 入力に接続し、C および CLR 入力を並列に接続すると、より大型のカウンターを作成できます。TC と CE が High になると、CEO がアクティブ (High) になります。カウンターの最大長は、CE ピンから TC ピンへの伝搬遅延の合計とクロック周期の関係によって決定されます。クロック周期は、 $n(t_{CE-TC})$  より大きい必要があります。ここで、 $n$  は段数、時間  $t_{CE-TC}$  は各段での CE ピンから TC ピンへの伝搬遅延を表します。カウンターをカスケード接続する場合、CE 入力を使用するときは CEO 出力を、CE 入力を使用しないときは TC 出力を使用します。

電力を供給すると、カウンターは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力		
CLR	CE	C	$Q_z \sim Q_0$	TC	CEO
1	X	X	0	0	0
0	0	X	変化なし	変化なし	0
0	1	↑	インクリメント	TC	CEO
$z = \text{ビット幅} - 1$ $TC = Q_z \cdot Q_{(z-1)} \cdot Q_{(z-2)} \cdot \dots \cdot Q_0$ $CEO = TC \cdot CE$					

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## CB4CLE

マクロ：4-Bit Loadable Cascadable Binary Counters with Clock Enable and Asynchronous Clear



### 概要

このデザイン エLEMENTは、同期、ロード可能、非同期クリア可能、カスケード可能なバイナリ カウンターです。非同期クリア (CLR) 入力が高になると、ほかのすべての入力は無視され、クロック (C) の遷移に関係なく、出力 (Q)、ターミナル カウンター (TC)、およびクロック イネーブル出力 (CEO) が 0 になります。ロード イネーブル入力 (L) が High の場合、クロックが Low から High に切り替わるときに、クロック イネーブル (CE) の値に関係なく、入力 (D) の値がカウンターにロードされます。CE が High の場合、クロックが Low から High に切り替わるときに Q 出力がインクリメントされます。CE が Low の場合、クロック遷移は無視されます。すべての Q 出力が高になると、TC 出力が高になります。

各段の CEO 出力を次の段の CE 入力に接続し、C、L、および CLR 入力を並列に接続すると、より大型のカウンターを作成できます。TC と CE が High になると、CEO がアクティブ (High) になります。カウンターの最大長は、CE ピンから TC ピンへの伝搬遅延の合計とクロック周期の関係によって決定されます。クロック周期は、 $n(t_{CE-TC})$  より大きい必要があります。ここで、 $n$  は段数、時間  $t_{CE-TC}$  は各段での CE ピンから TC ピンへの伝搬遅延を表します。カウンターをカスケード接続する場合、CE 入力を使用するときは CEO 出力を、CE 入力を使用しないときは TC 出力を使用します。

電力を供給すると、カウンターは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力					出力		
CLR	L	CE	C	D <sub>z</sub> ~ D0	Q <sub>z</sub> ~ Q0	TC	CEO
1	X	X	X	X	0	0	0
0	1	X	↑	D <sub>n</sub>	D <sub>n</sub>	TC	CEO
0	0	0	X	X	変化なし	変化なし	0
0	0	1	↑	X	インクリメント	TC	CEO
$z = \text{ビット幅} - 1$ $TC = Q_z \cdot Q_{(z-1)} \cdot Q_{(z-2)} \cdot \dots \cdot Q_0$ $CEO = TC \cdot CE$							

## デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## CB4CLED

マクロ : 4-Bit Loadable Cascadable Bidirectional Binary Counters with Clock Enable and Asynchronous Clear



### 概要

このデザイン エLEMENTは、同期、ロード可能、非同期クリア可能、カスケード可能な双方向バイナリ カウンターです。非同期クリア (CLR) 入力が高レベルになると、ほかのすべての入力は無視され、クロック (C) の遷移に関係なく、出力 (Q)、ターミナル カウンター (TC)、およびクロック イネーブル出力 (CEO) が 0 になります。ロード イネーブル入力 (L) が High の場合、クロック (C) が Low から High に切り替わるときに、クロック イネーブル (CE) の値に関係なく、入力 (D) の値がカウンターにロードされます。CE が High、UP が Low の場合、クロックが Low から High に切り替わるときに、Q 出力がデクリメントされます。CE と UP が High の場合、Q 出力がインクリメントされます。CE が Low の場合、クロック遷移は無視されます。

カウントアップする場合、すべての Q 出力と UP が High になると TC 出力が High になります。カウントダウンする場合、すべての Q 出力と UP が Low になると TC 出力が High になります。

各段の CEO 出力を次の段の CE 入力に接続し、C、UP、L、および CLR 入力を並列に接続すると、より大型のカウンターを作成できます。TC と CE が High になると、CEO がアクティブ (High) になります。カウンターの最大長は、CE ピンから TC ピンへの伝搬遅延の合計とクロック周期の関係によって決定されます。クロック周期は、 $n(t_{CE-TC})$  より大きい必要があります。ここで、 $n$  は段数、時間  $t_{CE-TC}$  は各段での CE ピンから TC ピンへの伝搬遅延を表します。カウンターをカスケード接続する場合、CE 入力を使用するときは CEO 出力を、CE 入力を使用しないときは TC 出力を使用します。

CPLD デバイスでは、高速カスケードが可能な双方向カウンターである CB2X1、CB4X1、CB8X1、CB16X1 を参照してください。

電力を供給すると、カウンターは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力						出力		
CLR	L	CE	C	UP	Dz ~ D0	Qz ~ Q0	TC	CEO
1	X	X	X	X	X	0	0	0
0	1	X	↑	X	Dn	Dn	TC	CEO
0	0	0	X	X	X	変化なし	変化なし	0
0	0	1	↑	1	X	インクリメント	TC	CEO
0	0	1	↑	0	X	デクリメント	TC	CEO
z = ビット幅 - 1 $TC = (Qz \cdot Q(z-1) \cdot Q(z-2) \cdot \dots \cdot Q0 \cdot UP) + (Qz \cdot Q(z-1) \cdot Q(z-2) \cdot \dots \cdot Q0 \cdot \overline{UP})$ $CEO = TC \cdot CE$								

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## CB4RE

### マクロ：4-Bit Cascadable Binary Counter with Clock Enable and Synchronous Reset



### 概要

このデザイン エLEMENTは、同期、リセット可能、カスケード可能なバイナリ カウンターです。同期リセット入力 (R) が High になると、ほかの入力は無視され、クロック (C) が Low から High に切り替わる時に出力 (Q)、ターミナル カウンター (TC)、およびクロック イネーブル出力 (CEO) が 0 になります。クロック イネーブル入力 (CE) が High の場合、クロック (C) が Low から High に切り替わる時に出力 (Q) がインクリメントされます。CE が Low の場合、クロック遷移は無視されます。すべての Q 出力が High になると、TC 出力が High になります。

各段の CEO 出力を次の段の CE 入力に接続し、C および R 入力を並列に接続すると、より大型のカウンターを作成できます。TC と CE が High になると、CEO がアクティブ (High) になります。カウンターの最大長は、CE ピンから TC ピンへの伝搬遅延の合計とクロック周期の関係によって決定されます。クロック周期は、 $n(t_{CE-TC})$  より大きい必要があります。ここで、 $n$  は段数、時間  $t_{CE-TC}$  は各段での CE ピンから TC ピンへの伝搬遅延を表します。カウンターをカスケード接続する場合、CE 入力を使用するときは CEO 出力を、CE 入力を使用しないときは TC 出力を使用します。

電力を供給すると、カウンターは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力		
R	CE	C	Q <sub>z</sub> ~ Q0	TC	CEO
1	X	↑	0	0	0
0	0	X	変化なし	変化なし	0
0	1	↑	インクリメント	TC	CEO
z = ビット幅 - 1 $TC = Q_z \cdot Q_{(z-1)} \cdot Q_{(z-2)} \cdot \dots \cdot Q_0$ $CEO = TC \cdot CE$					

### デザインの入力方法

このELEMENTは、回路図でのみ使用できます。


## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## CB8CE

マクロ：8-Bit Cascadable Binary Counter with Clock Enable and Asynchronous Clear



### 概要

このデザイン エLEMENTは、非同期クリア可能、カスケード可能なバイナリ カウンターです。非同期クリア (CLR) 入力が高になると、ほかのすべての入力は無視され、クロック (C) の遷移に関係なく、出力 (Q)、ターミナル カウンター (TC)、およびクロック イネーブル出力 (CEO) が 0 になります。クロック イネーブル入力 (CE) が High の場合、クロック (C) が Low から High に切り替わる時に出力 (Q) がインクリメントされます。CE が Low の場合、クロック遷移は無視されます。すべての Q 出力が高になると、TC 出力が高になります。

各段の CEO 出力を次の段の CE 入力に接続し、C および CLR 入力を並列に接続すると、より大型のカウンターを作成できます。TC と CE が High になると、CEO がアクティブ (High) になります。カウンターの最大長は、CE ピンから TC ピンへの伝搬遅延の合計とクロック周期の関係によって決定されます。クロック周期は、 $n(t_{CE-TC})$  より大きい必要があります。ここで、 $n$  は段数、時間  $t_{CE-TC}$  は各段での CE ピンから TC ピンへの伝搬遅延を表します。カウンターをカスケード接続する場合、CE 入力を使用するときは CEO 出力を、CE 入力を使用しないときは TC 出力を使用します。

電力を供給すると、カウンターは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力		
CLR	CE	C	Q <sub>z</sub> ~ Q <sub>0</sub>	TC	CEO
1	X	X	0	0	0
0	0	X	変化なし	変化なし	0
0	1	↑	インクリメント	TC	CEO

$z = \text{ビット幅} - 1$   
 $TC = Q_z \cdot Q_{(z-1)} \cdot Q_{(z-2)} \cdot \dots \cdot Q_0$   
 $CEO = TC \cdot CE$

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- 『Virtex-4 FPGA ユーザー ガイド』(UG070)
- 『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』(DS302)

## CB8CLE

### マクロ : 8-Bit Loadable Cascadable Binary Counters with Clock Enable and Asynchronous Clear



## 概要

このデザイン エレメントは、同期、ロード可能、非同期クリア可能、カスケード可能なバイナリ カウンターです。非同期クリア (CLR) 入力が高になると、ほかのすべての入力は無視され、クロック (C) の遷移に関係なく、出力 (Q)、ターミナル カウンター (TC)、およびクロック イネーブル出力 (CEO) が 0 になります。ロード イネーブル入力 (L) が High の場合、クロックが Low から High に切り替わるたびに、クロック イネーブル (CE) の値に関係なく、入力 (D) の値がカウンターにロードされます。CE が High の場合、クロックが Low から High に切り替わるたびに Q 出力がインクリメントされます。CE が Low の場合、クロック遷移は無視されます。すべての Q 出力が高になると、TC 出力が高になります。

各段の CEO 出力を次の段の CE 入力に接続し、C、L、および CLR 入力を並列に接続すると、より大型のカウンターを作成できます。TC と CE が High になると、CEO がアクティブ (High) になります。カウンターの最大長は、CE ピンから TC ピンへの伝搬遅延の合計とクロック周期の関係によって決定されます。クロック周期は、 $n(t_{CE-TC})$  より大きい必要があります。ここで、 $n$  は段数、時間  $t_{CE-TC}$  は各段での CE ピンから TC ピンへの伝搬遅延を表します。カウンターをカスケード接続する場合、CE 入力を使用するときは CEO 出力を、CE 入力を使用しないときは TC 出力を使用します。

電力を供給すると、カウンターは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力					出力		
CLR	L	CE	C	D <sub>z</sub> ~ D <sub>0</sub>	Q <sub>z</sub> ~ Q <sub>0</sub>	TC	CEO
1	X	X	X	X	0	0	0
0	1	X	↑	D <sub>n</sub>	D <sub>n</sub>	TC	CEO
0	0	0	X	X	変化なし	変化なし	0
0	0	1	↑	X	インクリメント	TC	CEO

$z = \text{ビット幅} - 1$   
 $TC = Q_z \cdot Q_{(z-1)} \cdot Q_{(z-2)} \cdot \dots \cdot Q_0$   
 $CEO = TC \cdot CE$

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## CB8CLED

**マクロ : 8-Bit Loadable Cascadable Bidirectional Binary Counters with Clock Enable and Asynchronous Clear**



### 概要

このデザイン エLEMENTは、同期、ロード可能、非同期クリア可能、カスケード可能な双方向バイナリ カウンターです。非同期クリア (CLR) 入力が高になると、ほかのすべての入力は無視され、クロック (C) の遷移に関係なく、出力 (Q)、ターミナル カウンター (TC)、およびクロック イネーブル出力 (CEO) が 0 になります。ロード イネーブル入力 (L) が High の場合、クロック (C) が Low から High に切り替わるときに、クロック イネーブル (CE) の値に関係なく、入力 (D) の値がカウンターにロードされます。CE が High、UP が Low の場合、クロックが Low から High に切り替わるときに、Q 出力がデクリメントされます。CE と UP が High の場合、Q 出力がインクリメントされます。CE が Low の場合、クロック遷移は無視されます。

カウントアップする場合、すべての Q 出力と UP が High になると TC 出力が High になります。カウントダウンする場合、すべての Q 出力と UP が Low になると TC 出力が High になります。

各段の CEO 出力を次の段の CE 入力に接続し、C、UP、L、および CLR 入力を並列に接続すると、より大型のカウンターを作成できます。TC と CE が High になると、CEO がアクティブ (High) になります。カウンターの最大長は、CE ピンから TC ピンへの伝搬遅延の合計とクロック周期の関係によって決定されます。クロック周期は、 $n(t_{CE-TC})$  より大きい必要があります。ここで、 $n$  は段数、時間  $t_{CE-TC}$  は各段での CE ピンから TC ピンへの伝搬遅延を表します。カウンターをカスケード接続する場合、CE 入力を使用するときは CEO 出力を、CE 入力を使用しないときは TC 出力を使用します。

CPLD デバイスでは、高速カスケードが可能な双方向カウンターである CB2X1、CB4X1、CB8X1、CB16X1 を参照してください。

電力を供給すると、カウンターは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力						出力		
CLR	L	CE	C	UP	Dz ~ D0	Qz ~ Q0	TC	CEO
1	X	X	X	X	X	0	0	0
0	1	X	↑	X	Dn	Dn	TC	CEO
0	0	0	X	X	X	変化なし	変化なし	0
0	0	1	↑	1	X	インクリメント	TC	CEO
0	0	1	↑	0	X	デクリメント	TC	CEO
z = ビット幅 - 1 $TC = (Qz \cdot Q(z-1) \cdot Q(z-2) \cdot \dots \cdot Q0 \cdot UP) + (Qz \cdot Q(z-1) \cdot Q(z-2) \cdot \dots \cdot Q0 \cdot \overline{UP})$ $CEO = TC \cdot CE$								

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## CB8RE

**マクロ : 8-Bit Cascadable Binary Counter with Clock Enable and Synchronous Reset**



### 概要

このデザイン エレメントは、同期、リセット可能、カスケード可能なバイナリ カウンターです。同期リセット入力 (R) が High になると、ほかの入力は無視され、クロック (C) が Low から High に切り替わる時に出力 (Q)、ターミナル カウンター (TC)、およびクロック イネーブル出力 (CEO) が 0 になります。クロック イネーブル入力 (CE) が High の場合、クロック (C) が Low から High に切り替わる時に出力 (Q) がインクリメントされます。CE が Low の場合、クロック遷移は無視されます。すべての Q 出力が High になると、TC 出力が High になります。

各段の CEO 出力を次の段の CE 入力に接続し、C および R 入力を並列に接続すると、より大型のカウンターを作成できます。TC と CE が High になると、CEO がアクティブ (High) になります。カウンターの最大長は、CE ピンから TC ピンへの伝搬遅延の合計とクロック周期の関係によって決定されます。クロック周期は、 $n(t_{CE-TC})$  より大きい必要があります。ここで、 $n$  は段数、時間  $t_{CE-TC}$  は各段での CE ピンから TC ピンへの伝搬遅延を表します。カウンターをカスケード接続する場合、CE 入力を使用するときは CEO 出力を、CE 入力を使用しないときは TC 出力を使用します。

電力を供給すると、カウンターは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力		
R	CE	C	Q <sub>z</sub> ~ Q <sub>0</sub>	TC	CEO
1	X	↑	0	0	0
0	0	X	変化なし	変化なし	0
0	1	↑	インクリメント	TC	CEO

$z = \text{ビット幅} - 1$   
 $TC = Q_z \cdot Q_{(z-1)} \cdot Q_{(z-2)} \cdot \dots \cdot Q_0$   
 $CEO = TC \cdot CE$

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## CC16CE

マクロ：16-Bit Cascadable Binary Counter with Clock Enable and Asynchronous Clear



### 概要

このデザイン エLEMENTは、非同期クリア可能、カスケード可能なバイナリ カウンターです。このカウンターは、ロジックが効率よく配置されるように、相対ロケーション制約を使用してキャリー ロジックと共にインプリメントされます。非同期クリア入力 (CLR) が最も優先される入力で、High の場合、クロック (C) の遷移に関係なく、Q 出力、ターミナル カウント (TC)、クロック イネーブル出力 (CEO) が 0 になります。クロック イネーブル入力 (CE) が High の場合、クロック (C) が Low から High に切り替わるときに出力 (Q) がインクリメントされます。CE が Low の場合、クロック遷移は無視されます。すべての Q 出力が High になると、TC 出力が High になります。

各段の CEO 出力を次の段の CE 入力に接続し、C および CLR 入力を並列に接続すると、より大型のカウンターを作成できます。TC と CE が High になると、CEO がアクティブ (High) になります。カウンターの最大長は、CE ピンから TC ピンへの伝搬遅延の合計とクロック周期の関係によって決定されます。クロック周期は、 $n(t_{CE-TC})$  より大きい必要があります。ここで、 $n$  は段数、時間  $t_{CE-TC}$  は各段での CE ピンから TC ピンへの伝搬遅延を表します。カウンターをカスケード接続する場合、CE 入力を使用するときは CEO 出力を、CE 入力を使用しないときは TC 出力を使用します。

電力を供給すると、カウンターは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力		
CLR	CE	C	Q <sub>z</sub> ~ Q <sub>0</sub>	TC	CEO
1	X	X	0	0	0
0	0	X	変化なし	変化なし	0
0	1	↑	インクリメント	TC	CEO

$z = \text{ビット幅} - 1$   
 $TC = Q_z \cdot Q_{(z-1)} \cdot Q_{(z-2)} \cdot \dots \cdot Q_0$   
 $CEO = TC \cdot CE$

### デザインの入力方法

このELEMENTは、回路図でのみ使用できます。


## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## CC16CLE

マクロ：16-Bit Loadable Cascadable Binary Counter with Clock Enable and Asynchronous Clear



### 概要

このデザイン エLEMENTは、同期、ロード可能、非同期クリア可能、カスケード可能なバイナリ カウンターです。このカウンターは、ロジックが効率よく配置されるように、相対ロケーション制約を使用してキャリー ロジックと共にインプリメントされます。非同期クリア入力 (CLR) が最も優先される入力で、High の場合、クロック (C) の遷移に関係なく、Q 出力、ターミナル カウント (TC)、クロック イネーブル出力 (CEO) が 0 になります。ロード イネーブル入力 (L) が High の場合、クロック (C) が Low から High に切り替わるときに、クロック イネーブル (CE) の値に関係なく、入力 (D) の値がカウンターにロードされます。CE が High の場合、クロックが Low から High に切り替わるときに Q 出力がインクリメントされます。CE が Low の場合、クロック遷移は無視されます。すべての Q 出力が High になると、TC 出力が High になります。

各段の CEO 出力を次の段の CE 入力に接続し、C、L、および CLR 入力を並列に接続すると、より大型のカウンターを作成できます。TC と CE が High になると、CEO がアクティブ (High) になります。カウンターの最大長は、CE ピンから TC ピンへの伝搬遅延の合計とクロック周期の関係によって決定されます。クロック周期は、 $n(t_{CE-TC})$  より大きい必要があります。ここで、 $n$  は段数、時間  $t_{CE-TC}$  は各段での CE ピンから TC ピンへの伝搬遅延を表します。カウンターをカスケード接続する場合、CE 入力を使用するときは CEO 出力を、CE 入力を使用しないときは TC 出力を使用します。

電力を供給すると、カウンターは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力					出力		
CLR	L	CE	C	D <sub>z</sub> ~ D <sub>0</sub>	Q <sub>z</sub> ~ Q <sub>0</sub>	TC	CEO
1	X	X	X	X	0	0	0
0	1	X	↑	D <sub>n</sub>	D <sub>n</sub>	TC	CEO
0	0	0	X	X	変化なし	変化なし	0
0	0	1	↑	X	インクリメント	TC	CEO

$z = \text{ビット幅} - 1$   
 $TC = Q_z \cdot Q_{(z-1)} \cdot Q_{(z-2)} \cdot \dots \cdot Q_0$   
 $CEO = TC \cdot CE$

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## CC16CLED

**マクロ : 16-Bit Loadable Cascadable Bidirectional Binary Counter with Clock Enable and Asynchronous Clear**



### 概要

このデザイン エLEMENTは、同期、ロード可能、非同期クリア可能、カスケード可能な双方向バイナリカウンタです。このカウンタは、ロジックが効率よく配置されるように、相対ロケーション制約を使用してキャリー ロジックと共にインプリメントされます。非同期クリア入力 (CLR) が最も優先される入力で、High の場合、クロック (C) の遷移に関係なく、Q 出力、ターミナル カウント (TC)、クロック イネーブル出力 (CEO) が 0 になります。ロード イネーブル入力 (L) が High の場合、クロック (C) が Low から High に切り替わるときに、クロック イネーブル (CE) の値に関係なく、入力 (D) の値がカウンタにロードされます。CE が High、UP が Low の場合、クロックが Low から High に切り替わるときに、Q 出力がデクリメントされます。CE と UP が High の場合、Q 出力がインクリメントされます。CE が Low の場合、クロック遷移は無視されます。

カウントアップする場合、すべての Q 出力と UP が High になると TC 出力が High になります。カウントダウンする場合、すべての Q 出力と UP が Low になると TC 出力が High になります。

各段の CEO 出力を次の段の CE 入力に接続し、C、UP、L、および CLR 入力を並列に接続すると、より大型のカウンタを作成できます。TC と CE が High になると、CEO がアクティブ (High) になります。カウンタの最大長は、CE ピンから TC ピンへの伝搬遅延の合計とクロック周期の関係によって決定されます。クロック周期は、 $n(t_{CE-TC})$  より大きい必要があります。ここで、 $n$  は段数、時間  $t_{CE-TC}$  は各段での CE ピンから TC ピンへの伝搬遅延を表します。カウンタをカスケード接続する場合、CE 入力を使用するときは CEO 出力を、CE 入力を使用しないときは TC 出力を使用します。

電力を供給すると、カウンタは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力						出力		
CLR	L	CE	C	UP	Dz ~ D0	Qz ~ Q0	TC	CEO
1	X	X	X	X	X	0	0	0
0	1	X	↑	X	Dn	Dn	TC	CEO
0	0	0	X	X	X	変化なし	変化なし	0
0	0	1	↑	1	X	インクリメント	TC	CEO
0	0	1	↑	0	X	デクリメント	TC	CEO
z = ビット幅 - 1 $TC = (Qz \cdot Q(z-1) \cdot Q(z-2) \cdot \dots \cdot Q0 \cdot UP) + (Qz \cdot Q(z-1) \cdot Q(z-2) \cdot \dots \cdot Q0 \cdot \overline{UP})$ $CEO = TC \cdot CE$								

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## CC16RE

マクロ：16-Bit Cascadable Binary Counter with Clock Enable and Synchronous Reset



### 概要

このデザイン エLEMENTは、同期、リセット可能、カスケード可能なバイナリ カウンターです。このカウンターは、ロジックが効率よく配置されるように、相対ロケーション制約を使用してキャリー ロジックと共にインプリメントされます。同期リセット入力 (R) は最も優先される入力で、R が High になると、ほかのすべての入力は無視され、クロック (C) が Low から High に切り替わるときに、Q 出力、ターミナル カウント (TC)、クロック イネーブル出力 (CEO) が 0 になります。クロック イネーブル入力 (CE) が High の場合、クロックが Low から High に切り替わるときに Q 出力がインクリメントされます。CE が Low の場合、クロック遷移は無視されます。すべての Q 出力と CE が High になると、TC 出力が High になります。

各段の CEO 出力を次の段の CE 入力に接続し、C および R 入力を並列に接続すると、より大型のカウンターを作成できます。TC と CE が High になると、CEO がアクティブ (High) になります。カウンターの最大長は、CE ピンから TC ピンへの伝搬遅延の合計とクロック周期の関係によって決定されます。クロック周期は、 $n(t_{CE-TC})$  より大きい必要があります。ここで、 $n$  は段数、時間  $t_{CE-TC}$  は各段での CE ピンから TC ピンへの伝搬遅延を表します。カウンターをカスケード接続する場合、CE 入力を使用するときは CEO 出力を、CE 入力を使用しないときは TC 出力を使用します。

電力を供給すると、カウンターは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力		
R	CE	C	Q <sub>z</sub> ~ Q <sub>0</sub>	TC	CEO
1	X	↑	0	0	0
0	0	X	変化なし	変化なし	0
0	1	↑	インクリメント	TC	CEO
$z = \text{ビット幅} - 1$ $TC = Q_z \cdot Q(z-1) \cdot Q(z-2) \cdot \dots \cdot Q_0$ $CEO = TC \cdot CE$					

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## CC8CE

### マクロ : 8-Bit Cascadable Binary Counter with Clock Enable and Asynchronous Clear



## 概要

このデザイン エLEMENTは、非同期クリア可能、カスケード可能なバイナリ カウンターです。このカウンターは、ロジックが効率よく配置されるように、相対ロケーション制約を使用してキャリー ロジックと共にインプリメントされます。非同期クリア入力 (CLR) が最も優先される入力で、High の場合、クロック (C) の遷移に関係なく、Q 出力、ターミナル カウント (TC)、クロック イネーブル出力 (CEO) が 0 になります。クロック イネーブル入力 (CE) が High の場合、クロック (C) が Low から High に切り替わるときに出力 (Q) がインクリメントされます。CE が Low の場合、クロック遷移は無視されます。すべての Q 出力が High になると、TC 出力が High になります。

各段の CEO 出力を次の段の CE 入力に接続し、C および CLR 入力を並列に接続すると、より大型のカウンターを作成できます。TC と CE が High になると、CEO がアクティブ (High) になります。カウンターの最大長は、CE ピンから TC ピンへの伝搬遅延の合計とクロック周期の関係によって決定されます。クロック周期は、 $n(t_{CE-TC})$  より大きい必要があります。ここで、 $n$  は段数、時間  $t_{CE-TC}$  は各段での CE ピンから TC ピンへの伝搬遅延を表します。カウンターをカスケード接続する場合、CE 入力を使用するときは CEO 出力を、CE 入力を使用しないときは TC 出力を使用します。

電力を供給すると、カウンターは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力		
CLR	CE	C	Q <sub>z</sub> ~ Q <sub>0</sub>	TC	CEO
1	X	X	0	0	0
0	0	X	変化なし	変化なし	0
0	1	↑	インクリメント	TC	CEO
$z = \text{ビット幅} - 1$ $TC = Q_z \cdot Q_{(z-1)} \cdot Q_{(z-2)} \cdot \dots \cdot Q_0$ $CEO = TC \cdot CE$					

## デザインの入力方法

このELEMENTは、回路図でのみ使用できます。


## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## CC8CLE

**マクロ：8-Bit Loadable Cascadable Binary Counter with Clock Enable and Asynchronous Clear**



### 概要

このデザイン エLEMENTは、同期、ロード可能、非同期クリア可能、カスケード可能なバイナリ カウンターです。このカウンターは、ロジックが効率よく配置されるように、相対ロケーション制約を使用してキャリー ロジックと共にインプリメントされます。非同期クリア入力 (CLR) が最も優先される入力で、High の場合、クロック (C) の遷移に関係なく、Q 出力、ターミナル カウント (TC)、クロック イネーブル出力 (CEO) が 0 になります。ロード イネーブル入力 (L) が High の場合、クロック (C) が Low から High に切り替わるときに、クロック イネーブル (CE) の値に関係なく、入力 (D) の値がカウンターにロードされます。CE が High の場合、クロックが Low から High に切り替わるときに Q 出力がインクリメントされます。CE が Low の場合、クロック遷移は無視されます。すべての Q 出力が High になると、TC 出力が High になります。

各段の CEO 出力を次の段の CE 入力に接続し、C、L、および CLR 入力を並列に接続すると、より大型のカウンターを作成できます。TC と CE が High になると、CEO がアクティブ (High) になります。カウンターの最大長は、CE ピンから TC ピンへの伝搬遅延の合計とクロック周期の関係によって決定されます。クロック周期は、 $n(t_{CE-TC})$  より大きい必要があります。ここで、 $n$  は段数、時間  $t_{CE-TC}$  は各段での CE ピンから TC ピンへの伝搬遅延を表します。カウンターをカスケード接続する場合、CE 入力を使用するときは CEO 出力を、CE 入力を使用しないときは TC 出力を使用します。

電力を供給すると、カウンターは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力					出力		
CLR	L	CE	C	D <sub>z</sub> ~ D <sub>0</sub>	Q <sub>z</sub> ~ Q <sub>0</sub>	TC	CEO
1	X	X	X	X	0	0	0
0	1	X	↑	D <sub>n</sub>	D <sub>n</sub>	TC	CEO
0	0	0	X	X	変化なし	変化なし	0
0	0	1	↑	X	インクリメント	TC	CEO
z = ビット幅 - 1 $TC = Q_z \cdot Q_{(z-1)} \cdot Q_{(z-2)} \cdot \dots \cdot Q_0$ $CEO = TC \cdot CE$							

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## CC8CLED

**マクロ : 8-Bit Loadable Cascadable Bidirectional Binary Counter with Clock Enable and Asynchronous Clear**



### 概要

このデザイン エLEMENTは、同期、ロード可能、非同期クリア可能、カスケード可能な双方向バイナリ カウンターです。このカウンターは、ロジックが効率よく配置されるように、相対ロケーション制約を使用してキャリー ロジックと共にインプリメントされます。非同期クリア入力 (CLR) が最も優先される入力で、High の場合、クロック (C) の遷移に関係なく、Q 出力、ターミナル カウント (TC)、クロック イネーブル出力 (CEO) が 0 になります。ロード イネーブル入力 (L) が High の場合、クロック (C) が Low から High に切り替わるときに、クロック イネーブル (CE) の値に関係なく、入力 (D) の値がカウンターにロードされます。CE が High、UP が Low の場合、クロックが Low から High に切り替わるときに、Q 出力がデクリメントされます。CE と UP が High の場合、Q 出力がインクリメントされます。CE が Low の場合、クロック遷移は無視されます。

カウントアップする場合、すべての Q 出力と UP が High になると TC 出力が High になります。カウントダウンする場合、すべての Q 出力と UP が Low になると TC 出力が High になります。

各段の CEO 出力を次の段の CE 入力に接続し、C、UP、L、および CLR 入力を並列に接続すると、より大型のカウンターを作成できます。TC と CE が High になると、CEO がアクティブ (High) になります。カウンターの最大長は、CE ピンから TC ピンへの伝搬遅延の合計とクロック周期の関係によって決定されます。クロック周期は、 $n(t_{CE-TC})$  より大きい必要があります。ここで、 $n$  は段数、時間  $t_{CE-TC}$  は各段での CE ピンから TC ピンへの伝搬遅延を表します。カウンターをカスケード接続する場合、CE 入力を使用するときは CEO 出力を、CE 入力を使用しないときは TC 出力を使用します。

電力を供給すると、カウンターは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力						出力		
CLR	L	CE	C	UP	Dz ~ D0	Qz ~ Q0	TC	CEO
1	X	X	X	X	X	0	0	0
0	1	X	↑	X	Dn	Dn	TC	CEO
0	0	0	X	X	X	変化なし	変化なし	0
0	0	1	↑	1	X	インクリメント	TC	CEO
0	0	1	↑	0	X	デクリメント	TC	CEO
z = ビット幅 - 1 $TC = (Qz \cdot Q(z-1) \cdot Q(z-2) \cdot \dots \cdot Q0 \cdot UP) + (Qz \cdot Q(z-1) \cdot Q(z-2) \cdot \dots \cdot Q0 \cdot \overline{UP})$ $CEO = TC \cdot CE$								

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## CC8RE

### マクロ：8-Bit Cascadable Binary Counter with Clock Enable and Synchronous Reset



## 概要

このデザイン エLEMENTは、同期、リセット可能、カスケード可能なバイナリ カウンターです。このカウンターは、ロジックが効率よく配置されるように、相対ロケーション制約を使用してキャリー ロジックと共にインプリメントされます。同期リセット入力 (R) は最も優先される入力で、R が High になると、ほかのすべての入力は無視され、クロック (C) が Low から High に切り替わるたびに、Q 出力、ターミナル カウント (TC)、クロック イネーブル出力 (CEO) が 0 になります。クロック イネーブル入力 (CE) が High の場合、クロックが Low から High に切り替わるたびに Q 出力がインクリメントされます。CE が Low の場合、クロック遷移は無視されます。すべての Q 出力と CE が High になると、TC 出力が High になります。

各段の CEO 出力を次の段の CE 入力に接続し、C および R 入力を並列に接続すると、より大型のカウンターを作成できます。TC と CE が High になると、CEO がアクティブ (High) になります。カウンターの最大長は、CE ピンから TC ピンへの伝搬遅延の合計とクロック周期の関係によって決定されます。クロック周期は、 $n(t_{CE-TC})$  より大きい必要があります。ここで、 $n$  は段数、時間  $t_{CE-TC}$  は各段での CE ピンから TC ピンへの伝搬遅延を表します。カウンターをカスケード接続する場合、CE 入力を使用するときは CEO 出力を、CE 入力を使用しないときは TC 出力を使用します。

電力を供給すると、カウンターは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力		
R	CE	C	Q <sub>z</sub> ~ Q <sub>0</sub>	TC	CEO
1	X	↑	0	0	0
0	0	X	変化なし	変化なし	0
0	1	↑	インクリメント	TC	CEO
$z = \text{ビット幅} - 1$ $TC = Q_z \cdot Q_{(z-1)} \cdot Q_{(z-2)} \cdot \dots \cdot Q_0$ $CEO = TC \cdot CE$					

## デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## CD4CE


マクロ：4-Bit Cascadable BCD Counter with Clock Enable and Asynchronous Clear



### 概要

CD4CE は、4 ビットの非同期、クリア可能、カスケード可能な 2 進法 10 進法 (BCD) のカウンタです。非同期クリア入力 (CLR) が最も優先される入力で、High の場合、クロック (C) の遷移に関係なく、Q 出力、ターミナル カウント (TC)、クロック イネーブル出力 (CEO) が 0 になります。クロック イネーブル (CE) が High の場合、クロック (C) が Low から High に切り替わるときに Q 出力がインクリメントされます。CE が Low の場合、クロック遷移は無視されます。Q3 と Q0 が High、Q2 と Q1 が Low になると、TC 出力が High になります。

次のステート ダイアグラムに示すように、カウンタは 6 通りの無効状態から 2 クロック サイクル以内に通常のカウン トシーケンスに復帰します。



各段の CEO 出力を次の段の CE 入力に接続し、C および CLR 入力を並列に接続すると、より大型のカウンタを作成できます。TC と CE が High になると、CEO がアクティブ (High) になります。カウンタの最大長は、CE ピンから TC ピンへの伝搬遅延の合計とクロック周期の関係によって決定されます。クロック周期は、 $n(t_{CE-TC})$  より大きい必要があります。ここで、 $n$  は段数、時間  $t_{CE-TC}$  は各段での CE ピンから TC ピンへの伝搬遅延を表します。カウンタをカスケード接続する場合、CE 入力を使用するときは CEO 出力を、CE 入力を使用しないときは TC 出力を使用します。

電力を供給すると、カウンタは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力					
CLR	CE	C	Q3	Q2	Q1	Q0	TC	CEO
1	X	X	0	0	0	0	0	0
0	1	↑	インクリメント	インクリメント	インクリメント	インクリメント	TC	CEO
0	0	X	変化なし	変化なし	変化なし	変化なし	TC	0
0	1	X	1	0	0	1	1	1
TC = Q3·!Q2·!Q1·Q0								
CEO = TC·CE								

## デザインの入力方法

このエレメントは、回路図でのみ使用できます。


## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## CD4CLE


マクロ：4-Bit Loadable Cascadable BCD Counter with Clock Enable and Asynchronous Clear



### 概要

CD4CLE は、4 ビットの同期ロード可能、非同期クリア可能、カスケード可能なバイナリ カウンターです。非同期クリア入力 (CLR) が最も優先される入力で、High の場合、クロック (C) の遷移に関係なく、Q 出力、ターミナル カウント (TC)、クロック イネーブル出力 (CEO) が 0 になります。ロード イネーブル入力 (L) が High の場合、クロック (C) が Low から High に切り替わるときに D 入力の値がカウンターにロードされます。クロック イネーブル入力 (CE) が High の場合、クロックが Low から High に切り替わるときに Q 出力がインクリメントされます。CE が Low の場合、クロック遷移は無視されます。Q3 と Q0 が High、Q2 と Q1 が Low になると、TC 出力が High になります。

次のステート ダイアグラムに示すように、カウンターは 6 通りの無効状態から 2 クロック サイクル以内に通常のカウンティング シーケンスに復帰します。



各段の CEO 出力を次の段の CE 入力に接続し、C、L、および CLR 入力を並列に接続すると、より大型のカウンターを作成できます。TC と CE が High になると、CEO がアクティブ (High) になります。カウンターの最大長は、CE ピンから TC ピンへの伝搬遅延の合計とクロック周期の関係によって決定されます。クロック周期は、 $n(t_{CE-TC})$  より大きい必要があります。ここで、 $n$  は段数、時間  $t_{CE-TC}$  は各段での CE ピンから TC ピンへの伝搬遅延を表します。カウンターをカスケード接続する場合、CE 入力を使用するときは CEO 出力を、CE 入力を使用しないときは TC 出力を使用します。

電力を供給すると、カウンターは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力					出力					
CLR	L	CE	D3 : D0	C	Q3	Q2	Q1	Q0	TC	CEO
1	X	X	X	X	0	0	0	0	0	0
0	1	X	D3 : D0	↑	D3	D2	D1	D0	TC	CEO
0	0	1	X	↑	インクリメント	インクリメント	インクリメント	インクリメント	TC	CEO
0	0	0	X	X	変化なし	変化なし	変化なし	変化なし	TC	0
0	0	1	X	X	1	0	0	1	1	1
TC = Q3·!Q2·!Q1·Q0										
CEO = TC·CE										

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## CD4RE


マクロ : 4-Bit Cascadable BCD Counter with Clock Enable and Synchronous Reset



### 概要

CD4RE は、4 ビットの同期、リセット可能、カスケード可能な 2 進法 10 進法 (BCD) のカウンタです。同期リセット入力 (R) は最も優先される入力で、R が High になるとほかのすべての入力は無視され、クロック (C) が Low から High に切り替わるときに、Q 出力、ターミナル カウント (TC)、クロック イネーブル出力 (CEO) が 0 になります。クロック イネーブル入力 (CE) が High の場合、クロックが Low から High に切り替わるときに Q 出力がインクリメントされます。CE が Low の場合、クロック遷移は無視されます。Q3 と Q0 が High、Q2 と Q1 が Low になると、TC 出力が High になります。

次の状態ダイアグラムに示すように、カウンタは 6 通りの無効状態から 2 クロック サイクル以内に通常のカウンタシーケンスに復帰します。



各段の CEO 出力を次の段の CE 入力に接続し、C および R 入力を並列に接続すると、より大型のカウンタを作成できます。TC と CE が High になると、CEO がアクティブ (High) になります。カウンタの最大長は、CE ピンから TC ピンへの伝搬遅延の合計とクロック周期の関係によって決定されます。クロック周期は、 $n(t_{CE-TC})$  より大きい必要があります。ここで、 $n$  は段数、時間  $t_{CE-TC}$  は各段での CE ピンから TC ピンへの伝搬遅延を表します。カウンタをカスケード接続する場合、CE 入力を使用するときは CEO 出力を、CE 入力を使用しないときは TC 出力を使用します。

電力を供給すると、カウンタは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力					
R	CE	C	Q3	Q2	Q1	Q0	TC	CEO
1	X	↑	0	0	0	0	0	0
0	1	↑	インクリメント	インクリメント	インクリメント	インクリメント	TC	CEO
0	0	X	変化なし	変化なし	変化なし	変化なし	TC	0
0	1	X	1	0	0	1	1	1
TC = Q3·!Q2·!Q1·Q0								
CEO = TC·CE								

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## CD4RLE


マクロ : 4-Bit Loadable Cascadable BCD Counter with Clock Enable and Synchronous Reset



### 概要

CD4RLE は、4 ビットの同期、ロード可能、リセット可能な 2 進法 10 進法 (BCD) カウンターです。同期リセット入力 (R) は最も優先される入力で、R が High になると、ほかのすべての入力は無視され、クロックが Low から High に切り替わるたびに、Q 出力、ターミナル カウント (TC)、クロック イネーブル出力 (CEO) が 0 になります。ロード イネーブル入力 (L) が High の場合、クロック (C) が Low から High に切り替わるたびに D 入力の値がカウンターにロードされます。クロック イネーブル入力 (CE) が High の場合、クロックが Low から High に切り替わるたびに Q 出力がインクリメントされます。CE が Low の場合、クロック遷移は無視されます。Q3 と Q0 が High、Q2 と Q1 が Low になると、TC 出力が High になります。

次のステートダイアグラムに示すように、カウンターは 6 通りの無効状態から 2 クロック サイクル以内に通常のカウンタシーケンスに復帰します。



各段の CEO 出力を次の段の CE 入力に接続し、C、L、および R 入力を並列に接続すると、より大型のカウンターを作成できます。TC と CE が High になると、CEO がアクティブ (High) になります。カウンターの最大長は、CE ピンから TC ピンへの伝搬遅延の合計とクロック周期の関係によって決定されます。クロック周期は、 $n(t_{CE-TC})$  より大きい必要があります。ここで、 $n$  は段数、時間  $t_{CE-TC}$  は各段での CE ピンから TC ピンへの伝搬遅延を表します。カウンターをカスケード接続する場合、CE 入力を使用するときは CEO 出力を、CE 入力を使用しないときは TC 出力を使用します。

電力を供給すると、カウンターは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力					出力					
R	L	CE	D3 : D0	C	Q3	Q2	Q1	Q0	TC	CEO
1	X	X	X	↑	0	0	0	0	0	0
0	1	X	D3 : D0	↑	D3	D	D	D0	TC	CEO
0	0	1	X	↑	インクリメント	インクリメント	インクリメント	インクリメント	TC	CEO
0	0	0	X	X	変化なし	変化なし	変化なし	変化なし	TC	0
0	0	1	X	X	1	0	0	1	1	1
TC = Q3·!Q2·!Q1·Q0										
CEO = TC·CE										

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## CJ4CE

マクロ：4-Bit Johnson Counter with Clock Enable and Asynchronous Clear



### 概要

このデザイン エLEMENTは、クリア可能なジョンソン/シフト カウンターです。非同期クリア (CLR) 入力が高になると、ほかのすべての入力は無視され、クロック (C) の遷移に関係なく、出力 (Q) が 0 になります。クロック イネーブル入力 (CE) が High の場合、クロックが Low から High に切り替わるときにカウンターがインクリメント (Q0 → Q1、Q1 → Q2 のようにシフト) します。CE が Low の場合、クロック遷移は無視されます。

このデザイン エLEMENTでは、Q3 の出力が反転されて入力 Q0 にフィードバックされ、連続したカウント処理が実行されます。

電力を供給すると、カウンターは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力	
CLR	CE	C	Q0	Q1 ~ Q3
1	X	X	0	0
0	0	X	変化なし	変化なし
0	1	↑	!q3	q0 ~ q2

q = アクティブなクロック エッジの 1 セットアップ タイム前の対応する出力の値

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## CJ4RE

### マクロ：4-Bit Johnson Counter with Clock Enable and Synchronous Reset



## 概要

このデザイン エレメントは、リセット可能なジョンソン/シフト カウンターです。同期 R が High になると、ほかのすべての入力は無視され、クロック (C) が Low から High に切り替わるときに出力が 0 になります。クロック イネーブル入力 (CE) が High の場合、クロックが Low から High に切り替わるときにカウンタがインクリメント (Q0 → Q1、Q1 → Q2 のようにシフト) します。CE が Low の場合、クロック遷移は無視されます。

このデザイン エレメントでは、Q3 の出力が反転されて入力 Q0 にフィードバックされ、連続したカウント処理が実行されます。

電力を供給すると、カウンタは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力	
R	CE	C	Q0	Q1 ~ Q3
1	X	↑	0	0
0	0	X	変化なし	変化なし
0	1	↑	!q3	q0 ~ q2
q = アクティブなクロック エッジの 1 セットアップ タイム前の対応する出力の値				

## デザインの入力方法

このエレメントは、回路図でのみ使用できます。


## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## CJ5CE

マクロ：5-Bit Johnson Counter with Clock Enable and Asynchronous Clear



## 概要

このデザイン エLEMENTは、クリア可能なジョンソン/シフト カウンターです。非同期クリア (CLR) 入力が高になると、ほかのすべての入力は無視され、クロック (C) の遷移に関係なく、出力 (Q) が 0 になります。クロック イネーブル入力 (CE) が High の場合、クロックが Low から High に切り替わるときにカウンターがインクリメント (Q0 → Q1、Q1 → Q2 のようにシフト) します。CE が Low の場合、クロック遷移は無視されます。

このデザイン エLEMENTでは、Q4 の出力が反転されて入力 Q0 にフィードバックされ、連続したカウント処理が実行されます。

電力を供給すると、カウンターは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力	
CLR	CE	C	Q0	Q1 ~ Q4
1	X	X	0	0
0	0	X	変化なし	変化なし
0	1	↑	!q4	q0 ~ q3
q = アクティブなクロック エッジの 1 セットアップ タイム前の対応する出力の値				

## デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## CJ5RE

## マクロ：5-Bit Johnson Counter with Clock Enable and Synchronous Reset



## 概要

このデザイン エLEMENTは、リセット可能なジョンソン/シフト カウンターです。同期 R が High になると、ほかのすべての入力は無視され、クロック (C) が Low から High に切り替わるときに出力が 0 になります。クロック イネーブル入力 (CE) が High の場合、クロックが Low から High に切り替わるときにカウンタがインクリメント (Q0 → Q1、Q1 → Q2 のようにシフト) します。CE が Low の場合、クロック遷移は無視されます。

このデザイン エLEMENTでは、Q4 の出力が反転されて入力 Q0 にフィードバックされ、連続したカウント処理が実行されます。

電力を供給すると、カウンタは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力	
R	CE	C	Q0	Q1 ~ Q4
1	X	↑	0	0
0	0	X	変化なし	変化なし
0	1	↑	!q4	q0 ~ q3
q = アクティブなクロック エッジの 1 セットアップ タイム前の対応する出力の値				

## デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## CJ8CE

マクロ：8-Bit Johnson Counter with Clock Enable and Asynchronous Clear



### 概要

このデザイン エLEMENTは、クリア可能なジョンソン/シフト カウンターです。非同期クリア (CLR) 入力が高になると、ほかのすべての入力は無視され、クロック (C) の遷移に関係なく、出力 (Q) が 0 になります。クロック イネーブル入力 (CE) が High の場合、クロックが Low から High に切り替わるときにカウンターがインクリメント (Q0 → Q1、Q1 → Q2 のようにシフト) します。CE が Low の場合、クロック遷移は無視されます。

このデザイン エLEMENTでは、Q7 の出力が反転されて入力 Q0 にフィードバックされ、連続したカウント処理が実行されます。

電力を供給すると、カウンターは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力	
CLR	CE	C	Q0	Q1 ~ Q8
1	X	X	0	0
0	0	X	変化なし	変化なし
0	1	↑	!q7	q0 ~ q7
q = アクティブなクロック エッジの 1 セットアップ タイム前の対応する出力の値				

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## CJ8RE

マクロ：8-Bit Johnson Counter with Clock Enable and Synchronous Reset



### 概要

このデザイン エレメントは、リセット可能なジョンソン/シフト カウンターです。同期 R が High になると、ほかのすべての入力は無視され、クロック (C) が Low から High に切り替わる時に出力が 0 になります。クロック イネーブル入力 (CE) が High の場合、クロックが Low から High に切り替わる時にカウンタがインクリメント (Q0 → Q1、Q1 → Q2 のようにシフト) します。CE が Low の場合、クロック遷移は無視されます。

このデザイン エレメントでは、Q7 の出力が反転されて入力 Q0 にフィードバックされ、連続したカウント処理が実行されます。

電力を供給すると、カウンタは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力	
R	CE	C	Q0	Q1 ~ Q7
1	X	↑	0	0
0	0	X	変化なし	変化なし
0	1	↑	!q7	q0 ~ q6

q = アクティブなクロック エッジの 1 セットアップ タイム前の対応する出力の値

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- 『Virtex-4 FPGA ユーザー ガイド』(UG070)
- 『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』(DS302)

## COMP16

### マクロ：16-Bit Identity Comparator



### 概要

このデザイン エLEMENTは、16 ビットのアイデンティティ コンパレータです。イコール出力 (EQ) は、A15 ～ A0 と B15 ～ B0 の 2 つのワードが等しいと High になります。

2 つのワードが等しいかどうかは、各ビットを比較して判断されます。各ワードの対応するビットのいずれかに等しくないものがある場合、EQ 出力は Low になります。

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## COMP2

### マクロ：2-Bit Identity Comparator



### 概要

このデザイン エLEMENTは、2 ビットのアイデンティティコンパレータです。イコール出力 (EQ) は、A1 ～ A0 と B1 ～ B0 の 2 つのワードが等しいと High になります。

2 つのワードが等しいかどうかは、各ビットを比較して判断されます。各ワードの対応するビットのいずれかに等しくないものがある場合、EQ 出力は Low になります。

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## COMP4

### マクロ：4-Bit Identity Comparator



### 概要

このデザイン エLEMENTは、4 ビットのアイデンティティ コンパレータです。イコール出力 (EQ) は、A3 ～ A0 と B3 ～ B0 の 2 つのワードが等しいと High になります。

2 つのワードが等しいかどうかは、各ビットを比較して判断されます。各ワードの対応するビットのいずれかに等しくないものがある場合、EQ 出力は Low になります。

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## COMP8

### マクロ：8-Bit Identity Comparator



### 概要

このデザイン エLEMENTは、8 ビットのアイデンティティ コンパレータです。イコール出力 (EQ) は、A7 ～ A0 と B7 ～ B0 の 2 つのワードが等しいと High になります。

2 つのワードが等しいかどうかは、各ビットを比較して判断されます。各ワードの対応するビットのいずれかに等しくないものがある場合、EQ 出力は Low になります。

### デザインの入力方法

このELEMENTは、回路図でのみ使用できます。


### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## COMPM16

### マクロ：16-Bit Magnitude Comparator



### 概要

このデザイン エLEMENTは 16 ビットのマグニチュード コンパレータで、2 つの正の 2 進重み付きワード A15 ～ A0 と B15 ～ B0 を比較します (A15 と B15 が最上位ビット)。

大なり出力 (GT) は  $A > B$  のとき High になり、小なり出力 (LT) は  $A < B$  のとき High になります。2 つのワードが等しいときは、GT と LT の両方が Low になります。このマクロで等価性を調べるには、両方の出力を NOR ゲートで比較します。

### 論理表

入力								出力	
A7、B7	A6、B6	A5、B5	A4、B4	A3、B3	A2、B2	A1、B1	A0、B0	GT	LT
A7>B7	X	X	X	X	X	X	X	1	0
A7<B7	X	X	X	X	X	X	X	0	1
A7=B7	A6>B6	X	X	X	X	X	X	1	0
A7=B7	A6<B6	X	X	X	X	X	X	0	1
A7=B7	A6=B6	A5>B5	X	X	X	X	X	1	0
A7=B7	A6=B6	A5<B5	X	X	X	X	X	0	1
A7=B7	A6=B6	A5=B5	A4>B4	X	X	X	X	1	0
A7=B7	A6=B6	A5=B5	A4<B4	X	X	X	X	0	1
A7=B7	A6=B6	A5=B5	A4=B4	A3>B3	X	X	X	1	0
A7=B7	A6=B6	A5=B5	A4=B4	A3<B3	X	X	X	0	1
A7=B7	A6=B6	A5=B5	A4=B4	A3=B3	A2>B2	X	X	1	0
A7=B7	A6=B6	A5=B5	A4=B4	A3=B3	A2<B2	X	X	0	1
A7=B7	A6=B6	A5=B5	A4=B4	A3=B3	A2=B2	A1>B1	X	1	0
A7=B7	A6=B6	A5=B5	A4=B4	A3=B3	A2=B2	A1<B1	X	0	1
A7=B7	A6=B6	A5=B5	A4=B4	A3=B3	A2=B2	A1=B1	A0>B0	1	0
A7=B7	A6=B6	A5=B5	A4=B4	A3=B3	A2=B2	A1=B1	A0<B0	0	1
A7=B7	A6=B6	A5=B5	A4=B4	A3=B3	A2=B2	A1=B1	A0=B0	0	0

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ 特性』\(DS302\)](#)

## COMPM2

### マクロ：2-Bit Magnitude Comparator



### 概要

このデザイン エLEMENTは 2 ビットのマグニチュード コンパレータで、2 つの正の 2 進重み付きワード A1 ～ A0 と B1 ～ B0 を比較します (A1 と B1 が最上位ビット)。

大なり出力 (GT) は  $A > B$  のとき High になり、小なり出力 (LT) は  $A < B$  のとき High になります。2 つのワードが等しいときは、GT と LT の両方が Low になります。このマクロで等価性を調べるには、両方の出力を NOR ゲートで比較します。

### 論理表

入力				出力	
A1	B1	A0	B0	GT	LT
0	0	0	0	0	0
0	0	1	0	1	0
0	0	0	1	0	1
0	0	1	1	0	0
1	1	0	0	0	0
1	1	1	0	1	0
1	1	0	1	0	1
1	1	1	1	0	0
1	0	X	X	1	0
0	1	X	X	0	1

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## COMP4

### マクロ : 4-Bit Magnitude Comparator



### 概要

このデザイン エLEMENTは 4 ビットのマグニチュード コンパレータで、2 つの正の 2 進重み付きワード A3 ~ A0 と B3 ~ B0 を比較します (A3 と B3 が最上位ビット)。

大なり出力 (GT) は  $A > B$  のとき High になり、小なり出力 (LT) は  $A < B$  のとき High になります。2 つのワードが等しいときは、GT と LT の両方が Low になります。このマクロで等価性を調べるには、両方の出力を NOR ゲートで比較します。

### 論理表

入力				出力	
A3、B3	A2、B2	A1、B1	A0、B0	GT	LT
$A3 > B3$	X	X	X	1	0
$A3 < B3$	X	X	X	0	1
$A3 = B3$	$A2 > B2$	X	X	1	0
$A3 = B3$	$A2 < B2$	X	X	0	1
$A3 = B3$	$A2 = B2$	$A1 > B1$	X	1	0
$A3 = B3$	$A2 = B2$	$A1 < B1$	X	0	1
$A3 = B3$	$A2 = A2$	$A1 = B1$	$A0 > B0$	1	0
$A3 = B3$	$A2 = B2$	$A1 = B1$	$A0 < B0$	0	1
$A3 = B3$	$A2 = B2$	$A1 = B1$	$A0 = B0$	0	0

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## COMP8

### マクロ : 8-Bit Magnitude Comparator



### 概要

このデザイン エLEMENTは 8 ビットのマグニチュード コンパレータで、2 つの正の 2 進重み付きワード A7 ~ A0 と B7 ~ B0 を比較します (A7 と B7 が最上位ビット)。

大なり出力 (GT) は  $A > B$  のとき High になり、小なり出力 (LT) は  $A < B$  のとき High になります。2 つのワードが等しいときは、GT と LT の両方が Low になります。このマクロで等価性を調べるには、両方の出力を NOR ゲートで比較します。

### 論理表

入力								出力	
A7、B7	A6、B6	A5、B5	A4、B4	A3、B3	A2、B2	A1、B1	A0、B0	GT	LT
A7>B7	X	X	X	X	X	X	X	1	0
A7<B7	X	X	X	X	X	X	X	0	1
A7=B7	A6>B6	X	X	X	X	X	X	1	0
A7=B7	A6<B6	X	X	X	X	X	X	0	1
A7=B7	A6=B6	A5>B5	X	X	X	X	X	1	0
A7=B7	A6=B6	A5<B5	X	X	X	X	X	0	1
A7=B7	A6=B6	A5=B5	A4>B4	X	X	X	X	1	0
A7=B7	A6=B6	A5=B5	A4<B4	X	X	X	X	0	1
A7=B7	A6=B6	A5=B5	A4=B4	A3>B3	X	X	X	1	0
A7=B7	A6=B6	A5=B5	A4=B4	A3<B3	X	X	X	0	1
A7=B7	A6=B6	A5=B5	A4=B4	A3=B3	A2>B2	X	X	1	0
A7=B7	A6=B6	A5=B5	A4=B4	A3=B3	A2<B2	X	X	0	1
A7=B7	A6=B6	A5=B5	A4=B4	A3=B3	A2=B2	A1>B1	X	1	0
A7=B7	A6=B6	A5=B5	A4=B4	A3=B3	A2=B2	A1<B1	X	0	1
A7=B7	A6=B6	A5=B5	A4=B4	A3=B3	A2=B2	A1=B1	A0>B0	1	0
A7=B7	A6=B6	A5=B5	A4=B4	A3=B3	A2=B2	A1=B1	A0<B0	0	1
A7=B7	A6=B6	A5=B5	A4=B4	A3=B3	A2=B2	A1=B1	A0=B0	0	0

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## COMPMC16

### マクロ：16-Bit Magnitude Comparator



### 概要

このデザイン エLEMENTは 16 ビットのマグニチュード コンパレータで、2 つの正の 2 進重み付きワード A15 ～ A0 と B15 ～ B0 を比較します (A15 と B15 が最上位ビット)。

このコンパレータは、ロジックが効率よく配置されるように、相対ロケーション制約を使用してキャリー ロジックと共にインプリメントされます。

大なり出力 (GT) は  $A > B$  のとき High になり、小なり出力 (LT) は  $A < B$  のとき High になります。2 つのワードが等しいときは、GT と LT の両方が Low になります。このマクロで等価性を調べるには、両方の出力を NOR ゲートに接続します。

### 論理表

入力								出力	
A7、B7	A6、B6	A5、B5	A4、B4	A3、B3	A2、B2	A1、B1	A0、B0	GT	LT
A7>B7	X	X	X	X	X	X	X	1	0
A7<B7	X	X	X	X	X	X	X	0	1
A7=B7	A6>B6	X	X	X	X	X	X	1	0
A7=B7	A6<B6	X	X	X	X	X	X	0	1
A7=B7	A6=B6	A5>B5	X	X	X	X	X	1	0
A7=B7	A6=B6	A5<B5	X	X	X	X	X	0	1
A7=B7	A6=B6	A5=B5	A4>B4	X	X	X	X	1	0
A7=B7	A6=B6	A5=B5	A4<B4	X	X	X	X	0	1
A7=B7	A6=B6	A5=B5	A4=B4	A3>B3	X	X	X	1	0
A7=B7	A6=B6	A5=B5	A4=B4	A3<B3	X	X	X	0	1
A7=B7	A6=B6	A5=B5	A4=B4	A3=B3	A2>B2	X	X	1	0
A7=B7	A6=B6	A5=B5	A4=B4	A3=B3	A2<B2	X	X	0	1
A7=B7	A6=B6	A5=B5	A4=B4	A3=B3	A2=B2	A1>B1	X	1	0
A7=B7	A6=B6	A5=B5	A4=B4	A3=B3	A2=B2	A1<B1	X	0	1
A7=B7	A6=B6	A5=B5	A4=B4	A3=B3	A2=B2	A1=B1	A0>B0	1	0
A7=B7	A6=B6	A5=B5	A4=B4	A3=B3	A2=B2	A1=B1	A0<B0	0	1
A7=B7	A6=B6	A5=B5	A4=B4	A3=B3	A2=B2	A1=B1	A0=B0	0	0

### デザインの入力方法

このELEMENTは、回路図でのみ使用できます。


## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## COMPMC8

### マクロ : 8-Bit Magnitude Comparator



### 概要

このデザイン エLEMENTは 8 ビットのマグニチュード コンパレータで、2 つの正の 2 進重み付きワード A7 ~ A0 と B7 ~ B0 を比較します (A7 と B7 が最上位ビット)。

このコンパレータは、ロジックが効率よく配置されるように、相対ロケーション制約を使用してキャリー ロジックと共にインプリメントされます。

大なり出力 (GT) は  $A > B$  のとき High になり、小なり出力 (LT) は  $A < B$  のとき High になります。2 つのワードが等しいときは、GT と LT の両方が Low になります。このマクロで等価性を調べるには、両方の出力を NOR ゲートに接続します。

### 論理表

入力								出力	
A7、B7	A6、B6	A5、B5	A4、B4	A3、B3	A2、B2	A1、B1	A0、B0	GT	LT
A7>B7	X	X	X	X	X	X	X	1	0
A7<B7	X	X	X	X	X	X	X	0	1
A7=B7	A6>B6	X	X	X	X	X	X	1	0
A7=B7	A6<B6	X	X	X	X	X	X	0	1
A7=B7	A6=B6	A5>B5	X	X	X	X	X	1	0
A7=B7	A6=B6	A5<B5	X	X	X	X	X	0	1
A7=B7	A6=B6	A5=B5	A4>B4	X	X	X	X	1	0
A7=B7	A6=B6	A5=B5	A4<B4	X	X	X	X	0	1
A7=B7	A6=B6	A5=B5	A4=B4	A3>B3	X	X	X	1	0
A7=B7	A6=B6	A5=B5	A4=B4	A3<B3	X	X	X	0	1
A7=B7	A6=B6	A5=B5	A4=B4	A3=B3	A2>B2	X	X	1	0
A7=B7	A6=B6	A5=B5	A4=B4	A3=B3	A2<B2	X	X	0	1
A7=B7	A6=B6	A5=B5	A4=B4	A3=B3	A2=B2	A1>B1	X	1	0
A7=B7	A6=B6	A5=B5	A4=B4	A3=B3	A2=B2	A1<B1	X	0	1
A7=B7	A6=B6	A5=B5	A4=B4	A3=B3	A2=B2	A1=B1	A0>B0	1	0
A7=B7	A6=B6	A5=B5	A4=B4	A3=B3	A2=B2	A1=B1	A0<B0	0	1
A7=B7	A6=B6	A5=B5	A4=B4	A3=B3	A2=B2	A1=B1	A0=B0	0	0

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## CR16CE

マクロ：16-Bit Negative-Edge Binary Ripple Counter with Clock Enable and Asynchronous Clear



### 概要

このデザイン エLEMENTは、クロック イネーブルと非同期クリアがある、カスケード可能、クリア可能な 16 ビットのバイナリリップル カウンターです。

1 段目の最後の Q 出力を次の段のクロック入力に接続し、CLR および CE 入力を並列に接続すると、より大型のカウンターを作成できます。クロック周期は、リップル カウンター全体の長さの影響を受けません。クロック ピンと出力ピンの伝搬遅延は、 $n(t_{c-q})$  です。ここで、 $n$  は段数、時間  $n(t_{c-q})$  は各段における C ピンから Qz ピンへの伝搬遅延を表します。

電力を供給すると、カウンターは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力
CLR	CE	C	Qz : Q0
1	X	X	0
0	0	X	変化なし
0	1	↓	インクリメント
z = ビット幅 - 1			

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## CR8CE

**マクロ : 8-Bit Negative-Edge Binary Ripple Counter with Clock Enable and Asynchronous Clear**



### 概要

このデザイン エレメントは、クロック イネーブルと非同期クリアがある、カスケード可能、クリア可能な 8 ビットのバイナリリップル カウンターです。

非同期クリア (CLR) が High になると、ほかのすべての入力は無視され、Q 出力が 0 になります。クロック イネーブル入力 (CE) が High の場合、クロック (C) が High から Low に切り替わるときにカウンタがインクリメントします。CE が Low の場合、クロック遷移は無視されます。

1 段目の最後の Q 出力を次の段のクロック入力に接続し、CLR および CE 入力を並列に接続すると、より大型のカウンタを作成できます。クロック周期は、リップル カウンタ全体の長さの影響を受けません。クロックピンと出力ピンの伝搬遅延は、 $n(t_c - q)$  です。ここで、 $n$  は段数、時間  $n(t_c - q)$  は各段における C ピンから Qz ピンへの伝搬遅延を表します。

電力を供給すると、カウンタは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力
CLR	CE	C	Qz : Q0
1	X	X	0
0	0	X	変化なし
0	1	↓	インクリメント
z = ビット幅 - 1			

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## D2\_4E

マクロ : 2- to 4-Line Decoder/Demultiplexer with Enable



### 概要

このデザイン エLEMENTは、デコーダー/デマルチプレクサーです。イネーブル (E) 入力が高の場合、2 ビットのバイナリ アドレス (A1 ~ A0) 入力に応じて 4 つのアクティブ High の出力 (D3 ~ D0) のいずれかが High になります。それ以外の出力は、Low になります。E 入力が高の場合は、すべての出力が Low になります。デマルチプレクサー アプリケーションでは、E 入力が入力値になります。

### 論理表

入力			出力			
A1	A0	E	D3	D2	D1	D0
X	X	0	0	0	0	0
0	0	1	0	0	0	1
0	1	1	0	0	1	0
1	0	1	0	1	0	0
1	1	1	1	0	0	0

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## D3\_8E

### マクロ : 3- to 8-Line Decoder/Demultiplexer with Enable



## 概要

D3\_8E デコーダー/デマルチプレクサーのイネーブル (E) 入力が高の場合、3 ビットのバイナリ アドレス (A2 ~ A0) 入力によって 8 つのアクティブ High の出力 (D7 ~ D0) のいずれかが High になります。それ以外の出力は、Low になります。E 入力が高の場合、すべての出力が Low になります。デマルチプレクサー アプリケーションでは、E 入力が入力値になります。

## 論理表

入力				出力							
A2	A1	A0	E	D7	D6	D5	D4	D3	D2	D1	D0
X	X	X	0	0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0	0	0	0	1
0	0	1	1	0	0	0	0	0	0	1	0
0	1	0	1	0	0	0	0	0	1	0	0
0	1	1	1	0	0	0	0	1	0	0	0
1	0	0	1	0	0	0	1	0	0	0	0
1	0	1	1	0	0	1	0	0	0	0	0
1	1	0	1	0	1	0	0	0	0	0	0
1	1	1	1	1	0	0	0	0	0	0	0

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## D4\_16E

マクロ：4- to 16-Line Decoder/Demultiplexer with Enable



### 概要

このデザイン エLEMENTは、デコーダー/デマルチプレクサーです。D4\_16E デコーダー/デマルチプレクサーのイネーブル (E) 入力が高になると、4 ビットのバイナリ アドレス (A3 ~ A0) 入力に応じて 16 のアクティブ High の出力 (D15 ~ D0) のいずれかが High になります。それ以外の出力は、Low になります。E 入力が高の場合は、すべての出力が Low になります。デマルチプレクサー アプリケーションでは、E 入力が入力値になります。

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## DCIRESET

プリミティブ：DCI State Machine Reset (After Configuration Has Been Completed)



### 概要

このデザイン エLEMENTは、コンフィギュレーション後に DCI ステート マシンをリセットするために使用します。

### ポートの説明

ポート名	方向	幅	機能
LOCKED	出力	1	DCIRESET LOCK ステータス出力
RST	入力	1	DCIRESET 非同期リセット入力

### デザインの入力方法

このELEMENTは、回路図で使用できます。


### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## DCM\_ADV

### プリミティブ：Advanced Digital Clock Manager Circuit



X10102

## 概要

このデザイン エLEMENTは、位相制御機能および周波数合成制御機能を持つコンフィギュレーション/リコンフィギュレーション可能な DLL です。このコンポーネントは、システムで必要なさまざまなクロックを生成し、制御するため、多くの FPGA アプリケーションで使用されます。多くの FPGA アプリケーションで使用されます。ダイナミックリコンフィギュレーションが不要な場合は、DCM\_BASE または DCM\_PS コンポーネントを使用します。

## ポートの説明

ポート名	方向	幅	機能
クロック出力/入力			
CLK0	出力	1	CLKIN の有効周波数と同じ周波数のクロックを出力します。デフォルトでは、CLKIN_DIVIDE_BY_2 属性を TRUE に設定した場合以外は、CLKIN の有効周波数は CLKIN の周波数と同じになります。CLKFB ピンを接続した場合、CLK0 は CLKIN の位相に揃えられます。
CLK90	出力	1	CLK0 と同じ周波数で位相を 90 度シフトしたクロックを出力します。
CLK180	出力	1	CLK0 と同じ周波数で位相を 180 度シフトしたクロックを出力します。
CLK270	出力	1	CLK0 と同じ周波数で位相を 270 度シフトしたクロックを出力します。
CLK2X	出力	1	デューティ サイクルが 50-50 に自動調整された、CLK0 と位相が同じで周波数が 2 倍のクロックを出力します。DCM がロック状態になるまでは、周波数が入力クロックの 1 倍で、デューティ サイクルが 25-75 のクロックが出力されます。これにより、DCM がソースクロックに対して正しいエッジでロック状態になります。
CLK2X180	出力	1	CLK2X と同じ周波数で位相を 180 度シフトしたクロックを出力します。
CLKDV	出力	1	CLK0 と位相が同じで、CLKIN の有効周波数を分周したクロックを出力します。分周係数は、CLKDV_DIVIDE 属性で指定します。デフォルトでは、CLKIN_DIVIDE_BY_2 属性を TRUE に設定した場合以外は、CLKIN の有効周波数は CLKIN の周波数と同じになります。

ポート名	方向	幅	機能
CLKFX	出力	1	<p>次の式で求められる周波数のクロックを出力します。</p> $\text{CLKFX の周波数} = (M/D) \times (\text{CLKIN の有効周波数})$ <p>この式で、M は CLKFX_MULTIPLY 属性で指定し、D は CLKFX_DIVIDE 属性で指定します。M および D の値の範囲、入力および出力の周波数範囲は、このアーキテクチャのデータシートを参照してください。CLKFX 出力の立ち上がりエッジは、フィードバックパス (CLKFB) が使用されるとき、CLK0、CLK2X、および CLKDV の立ち上がりエッジに揃えられます。M と D の値に公約数がない場合、位相は D 入力クロック サイクルごとに揃えられます。デフォルトでは、CLKIN_DIVIDE_BY_2 属性を TRUE に設定した場合以外は、CLKIN の有効周波数は CLKIN の周波数と同じになります。</p>
CLKFX180	出力	1	CLKFX と同じ周波数で位相を 180 度シフトしたクロックを出力します。
CLKIN	入力	1	<p>DCM にソース クロックを供給します。CLKIN の周波数はこのアーキテクチャのデータシートで指定された範囲内にする必要があります。クロック入力信号は、次のいずれかのバッファから供給します。</p> <ul style="list-style-type: none"> <li>IBUFG : グローバル クロック入力バッファ。デバイス上で DCM と同じ側 (上または下) にある IBUFG を使用すると、クロック入力バスが調整されます。</li> <li>BUFG/BUFGCTRL : 内部グローバル クロック バッファ。専用グローバル配線を使用してデバイス上のどの DCM でも駆動できます。2 つの DCM を直列に接続する場合には、DCM の CLKIN ピンを駆動できます。</li> <li>IBUF : 入力バッファ。IBUF で CLKIN 入力を駆動する場合、PAD から DCM 入力へのスキューは調整されず、ジッターが増加する可能性があります。このコンフィギュレーションは、使用しないでください。</li> </ul>
CLKFB	入力	1	<p>クロック出力の遅延を調整してクロック入力と位相を揃えるために参照するクロック信号です。DCM にフィードバックを供給するには、CLK0 出力のみを CLKFB 入力に接続しますが、内部フィードバックの場合は BUFG コンポーネントを介して、外部フィードバックの場合は OBUF および IBUFG を介します。CLK_FEEDBACK 属性を 1X に設定します。CLKFB ピンを接続すると、CLK0、CLKDV、および CLKFX が CLKIN の位相に揃えられます。CLKFB ピンを接続しない場合は、CLK_FEEDBACK を "NONE" に設定します。この場合、CLKFX および CLKFX180 出力は有効ですが、CLKIN の位相には揃えられません。</p>
ステータス出力/制御入力			
LOCKED	出力	1	位相アライメントが完了し、操作が開始可能であることを示す同期出力。
PSDONE	出力	1	<p>ダイナミック CLKIN セレクト入力。High の場合は CLKIN1、Low の場合は CLKIN2 が選択されます。2 つのクロックを選択する必要がない場合は、この入力を 1 にします。</p>

ポート名	方向	幅	機能
RST	入力	1	DCM 回路をリセットします。RST 信号は、アクティブ High の非同期リセットです。RST 信号をアサートすると、すべての DCM 出力 (LOCKED 信号、ステータス信号、出力クロック) がソースクロックの 4 サイクル以内に Low になります。リセットは非同期であるため、ディアサート中にクロックの最後のサイクルが短いパルスになったり、デューティサイクルが崩れたり、クロック間のスキューが調整される可能性があります。このため、デバイスをリコンフィギュレーションする場合や入力周波数を変更する場合は、RST ピンを使用する必要があります。RST 信号をディアサートすると、次の CLKIN サイクルに同期してクロックをロック状態にするプロセスが開始します。DCM がリセット後に正しくロックされるようにするには、CLKIN 信号が供給され、3 クロック サイクル以上安定するまで RST 信号をディアサートしておく必要があります。どのデザインでも、クロックが安定するまで DCM をリセットに保持する必要があります。コンフィギュレーションでは、GWE が解除されるまで DCM は自動的にリセット状態に保持されます。このクロックは、GSR が解放されると安定します。
PSCLK	入力	1	DCM 位相シフトのソースクロックを供給します。位相シフトクロック信号は、どのクロックソース (内部または外部) でも駆動できます。  PSCLK の周波数範囲は、PSCLK_FREQ_LF/HF で定義します (このアーキテクチャのデータシートを参照)。CLKOUT_PHASE_SHIFT 属性を "NONE" または "FIXED" に設定している場合は、この入力をグランドに接続する必要があります。
PSINCDEC	入力	1	PSINCDEC 入力は、PSCLK に同期しています。CLKOUT_PHASE_SHIFT が変数モードのいずれかに設定されているときに、位相シフト係数をインクリメント/デクリメントするために使用します。位相シフト係数をインクリメント/デクリメントすると、それに応じて出力クロックの位相がシフトします。PSINCDEC 信号が High の場合はインクリメント、Low の場合はデクリメントされます。CLKOUT_PHASE_SHIFT 属性を "NONE" または "FIXED" に設定している場合は、この入力をグランドに接続する必要があります。
PSEN	入力	1	PSEN 入力は、PSCLK に同期しています。CLKOUT_PHASE_SHIFT が変数モードに設定されているときに、この信号によって可変位相シフトを開始します。可変位相シフトを有効にするには、PSEN 信号を PSCLK の 1 サイクル分アクティブにする必要があります。位相の変更は、CLKIN の 100 周期分と PSCLK の 3 周期分を加えた時間以内に有効になり、PSDONE が High になることにより示されます。位相が変化する間、出力に突発的な変化やグリッチは発生しません。PSEN がイネーブルになってから PSDONE が High になるまでの間、DCM の出力クロックは元の位相からターゲットの位相に少しずつ移動していきます。PSDONE が High になったら、位相シフトは完了です。CLKOUT_PHASE_SHIFT 属性を "NONE" または "FIXED" に設定している場合は、この入力をグランドに接続する必要があります。
ダイナミック リコンフィギュレーション / DCM ステータス			
ダイナミック コンフィギュレーションの詳細は、該当デバイスのコンフィギュレーション ユーザー ガイドを参照してください。			

ポート名	方向	幅	機能
DO	出力	16	<p>ダイナミック リコンフィギュレーションを使用していない場合は DCM のステータス出力、使用している場合はリコンフィギュレーションのデータ出力になります。DCM ステータスが表示されている場合、次のマップが適用されます。</p> <ul style="list-style-type: none"> <li>DO[0]：位相シフト オーバーフロー</li> <li>DO[1]：CLKIN の停止</li> <li>DO[2]：CLKFX の停止</li> <li>DO[3]：CLKFB の停止</li> <li>DO[15:4]：割り当てなし</li> </ul>
DRDY	出力	1	ダイナミック リコンフィギュレーション機能が準備完了になったことを示します。
DI	入力	16	DI 入力バスは、ダイナミック リコンフィギュレーションのデータ入力です。このバスを使用しない場合は、すべてのビットを 0 にする必要があります。
DADDR	入力	7	DADDR 入力バスは、ダイナミック リコンフィギュレーションのアドレス入力です。このバスを使用しない場合は、すべてのビットを 0 にする必要があります。
DWE	入力	1	DI データの DADDR アドレスへの書き込みを制御するライト イネーブル信号です。使用しない場合は、Low に接続する必要があります。
DEN	入力	1	ダイナミック リコンフィギュレーション機能を使用するかどうかを制御する信号です。ダイナミック リコンフィギュレーションが使用されていないときに DO 出力バスに DCM ステータス信号を反映させるには、DEN を Low に設定する必要があります。
DCLK	入力	1	ダイナミック リコンフィギュレーション回路のソース クロックを供給します。DCLK には、CLKIN とは位相および周波数が非同期なクロックを使用できます。ダイナミック リコンフィギュレーション クロック信号は、どのクロック ソースでも駆動できます。DCLK の周波数範囲はこのアーキテクチャのデータシートに記載されています。ダイナミック リコンフィギュレーションを使用しない場合は、この入力をグラウンドに接続する必要があります。

## デザインの入力方法

このエレメントは、回路図で使用できます。

## 使用可能な属性

属性	データ型	値	デフォルト	説明
CLK_FEEDBACK	文字列	"1X"、"NONE"	"1X"	クロック フィードバックを指定します。
CLKDV_DIVIDE	浮動小数点	1.5、2.0、2.5、3.0、3.5、4.0、4.5、5.0、5.5、6.0、6.5、7.0、7.5、8.0、9.0、10.0、11.0、12.0、13.0、14.0、15.0、16.0	2.0	CLKDLL、CLKDLLE、CLKDLLHF、DCM のクロック分周出力 CLKDV の分周比を指定します。
CLKFX_DIVIDE	整数	1 ～ 32	1	CLKFX 出力の分周比を指定します。
CLKFX_MULTIPLY	整数	2 ～ 32	4	CLKFX 出力の通倍比を指定します。


属性	データ型	値	デフォルト	説明
CLKIN_DIVIDE_BY_2	ブール代数	FALSE、TRUE	FALSE	DCM の入力クロック周波数の要件に合うように、必要に応じて入力クロック周波数を 2 で分周します。
CLKIN_PERIOD	浮動小数点	1.25 ~ 1000.00	10.0	入力クロックの周期を ns で指定します。
CLKOUT_PHASE_SHIFT	文字列	"NONE"、 "FIXED"、 "VARIABLE_POSITIVE"、 "VARIABLE_CENTER"、 "DIRECT"	"NONE"	位相シフト モードを指定します。
DCM_PERFORMANCE_MODE	文字列	"MAX_SPEED"、 "MAX_RANGE"	"MAX_SPEED"	DCM を最小ジッターで最大周波数のクロックを生成するよう最適化するか、位相シフト範囲が広い低周波数のクロックを生成するよう最適化するかを指定します。
DESKEW_ADJUST	文字列	"SOURCE_SYNCHRONOUS"、 "SYSTEM_SYNCHRONOUS"、 "0" ~ "15"	"SYSTEM_SYNCHRONOUS"	フィードバック パスの遅延の量を制御します。ソース同期のインターフェイスで使用する必要があります。
DFS_FREQUENCY_MODE	文字列	"LOW"、"HIGH"	"LOW"	周波数合成の周波数モードを指定します。
DLL_FREQUENCY_MODE	文字列	"LOW"、"HIGH"	"LOW"	DLL の周波数モードを指定します。
DUTY_CYCLE_CORRECTION	ブール代数	TRUE、FALSE	TRUE	CLK0、CLK90、CLK180、CLK270 の各出力のデューティ サイクルを修正します。
FACTORY_JF	16 進数	16 ビット値	F0F0	この属性は、DCM のジッター フィルター特性に影響します。ザイリンクスからの指示なしにこのデフォルト値を変更しないでください。
PHASE_SHIFT	整数	-255 ~ 1023	0	位相シフト量を指定します。この値の範囲は CLKOUT_PHASE_SHIFT の指定によって異なります。
SIM_DEVICE	文字列	"VIRTEX4"、 "VIRTEX5"	"VIRTEX5"	デバイスを選択します。
STARTUP_WAIT	ブール代数	FALSE、TRUE	FALSE	TRUE に設定すると、DCM がロック状態になるまでコンフィギュレーション スタートアップ シーケンスの指定したサイクルで待機します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ 特性』\(DS302\)](#)

## DCM\_BASE

### プリミティブ : Base Digital Clock Manager Circuit



### 概要

このデザイン エLEMENTは、位相制御機能および周波数合成制御機能を持つコンフィギュレーション可能な DLL です。このコンポーネントは、システムに必要なさまざまなクロックを生成し、制御するため、多くの FPGA アプリケーションで使用されます。ダイナミック リコンフィギュレーションが必要な場合は DCM\_ADV コンポーネントを使用し、ダイナミック 位相シフトが必要な場合は DCM\_PS コンポーネントを使用します。

### ポートの説明

ポート名	方向	幅	機能
クロック出力/入力			
CLK0	出力	1	CLKIN の有効周波数と同じ周波数のクロックを出力します。デフォルトでは、CLKIN_DIVIDE_BY_2 属性を TRUE に設定した場合以外は、CLKIN の有効周波数は CLKIN の周波数と同じになります。CLKFB ピンを接続した場合、CLK0 は CLKIN の位相に揃えられます。
CLK90	出力	1	CLK0 と同じ周波数で位相を 90 度シフトしたクロックを出力します。
CLK180	出力	1	CLK0 と同じ周波数で位相を 180 度シフトしたクロックを出力します。
CLK270	出力	1	CLK0 と同じ周波数で位相を 270 度シフトしたクロックを出力します。
CLK2X	出力	1	デューティ サイクルが 50-50 に自動調整された、CLK0 と位相が同じで周波数が 2 倍のクロックを出力します。DCM がロック状態になるまでは、周波数が入力クロックの 1 倍で、デューティ サイクルが 25-75 のクロックが CLK2X に出力されます。これにより、DCM がソース クロックに対して正しいエッジでロック状態になります。
CLK2X180	出力	1	CLK2X と同じ周波数で位相を 180 度シフトしたクロックを出力します。
CLKDV	出力	1	CLK0 と位相が同じで、CLKIN の有効周波数を分周したクロックが出力されます。分周する係数は、CLKDV_DIVIDE 属性で指定します。デフォルトでは、CLKIN_DIVIDE_BY_2 属性を TRUE に設定した場合以外は、CLKIN の有効周波数は CLKIN の周波数と同じになります。

ポート名	方向	幅	機能
CLKFX	出力	1	<p>次の式で求められる周波数のクロックを出力します。</p> $\text{CLKFX の周波数} = (M/D) \times (\text{CLKIN の有効周波数})$ <p>この式で、M は CLKFX_MULTIPLY 属性で指定し、D は CLKFX_DIVIDE 属性で指定します。M および D の値の範囲、入力および出力の周波数範囲は、このアーキテクチャのデータシートを参照してください。CLKFX 出力の立ち上がりエッジは、フィードバック パス (CLKFB) が使用されるとき、CLK0、CLK2X、および CLKDV の立ち上がりエッジに揃えられます。M と D の値に公約数がない場合、位相は D 入力クロック サイクルごとに揃えられます。デフォルトでは、CLKIN_DIVIDE_BY_2 属性を TRUE に設定した場合以外は、CLKIN の有効周波数は CLKIN の周波数と同じになります。</p>
CLKFX180	出力	1	CLKFX と同じ周波数で位相を 180 度シフトしたクロックを出力します。
CLKIN	入力	1	<p>DCM にソース クロックを供給します。CLKIN の周波数はこのアーキテクチャのデータシートで指定された範囲内にする必要があります。クロック入力信号は、次のいずれかのバッファから供給します。</p> <ul style="list-style-type: none"> <li>IBUFG：グローバル クロック入力バッファ。デバイス上で DCM と同じ側 (上または下) にある IBUFG を使用すると、クロック入力パスが調整されます。</li> <li>BUFG/BUFGCTRL：内部グローバル クロック バッファ。専用グローバル配線を使用してデバイス上のどの DCM でも駆動できます。2 つの DCM を直列に接続する場合には、DCM の CLKIN ピンを駆動できます。</li> <li>IBUF：入力バッファ。IBUF で CLKIN 入力を駆動する場合、PAD から DCM 入力へのスキューは調整されず、ジッターが増加する可能性があります。このコンフィギュレーションは、使用しないでください。</li> </ul>
CLKFB	入力	1	<p>クロック出力の遅延を調整してクロック入力と位相を揃えるために参照するクロック信号です。DCM にフィードバックを供給するには、CLK0 出力のみを CLKFB 入力に接続しますが、内部フィードバックの場合は BUFG コンポーネントを介して、外部フィードバックの場合は OBUF および IBUFG を介します。CLK_FEEDBACK 属性を 1X に設定します。CLKFB ピンを接続すると、CLK0、CLKDV、および CLKFX が CLKIN の位相に揃えられます。CLKFB ピンを接続しない場合は、CLK_FEEDBACK を "NONE" に設定します。この場合、CLKFX および CLKFX180 出力は有効ですが、CLKIN の位相には揃えられません。</p>
ステータス出力/制御入力			
LOCKED	出力	1	位相アライメントが完了し、操作が開始可能であることを示す同期出力
RST	入力	1	<p>DCM 回路をリセットします。RST 信号は、アクティブ High の非同期リセットです。RST 信号をアサートすると、すべての DCM 出力 (LOCKED 信号、ステータス信号、出力クロック) がソース クロックの 4 サイクル以内に Low になります。リセットは非同期であるため、ディアサート中にクロックの最後のサイクルが短いパルスになったり、デューティ サイクルが崩れたり、クロック間のスキューが調整される可能性があります。このため、デバイスをリコンフィギュレーションする場合や入力周波数を変更する場合は、RST ピンを使用する必要があります。RST 信号をディアサートすると、次の CLKIN サイクルに同期してクロックをロック状態にするプロセスが開始します。DCM がリセット後に正しくロックされるようにするには、CLKIN 信号が供給され、3 クロック サイクル以上安定するまで RST 信号をディアサートしておく必要があります。どのデザインでも、クロックが安定するまで DCM をリセットに保持する必</p>



ポート名	方向	幅	機能
			必要があります。コンフィギュレーションでは、GWE が解除されるまで DCM は自動的にリセット状態に保持されます。このクロックは、GSR が解放されとる安定します。

## デザインの入力方法

このエレメントは、回路図で使用できます。

## 使用可能な属性

属性	データ型	値	デフォルト	説明
CLK_FEEDBACK	文字列	"1X"、"2X"、 "NONE"	"1X"	DCM へのフィードバック入力を指定します (CLK0 または CLK2X)。
CLKDV_DIVIDE	浮動小数点	1.5、2.0、2.5、 3.0、3.5、4.0、4.5、 5.0、5.5、6.0、6.5、 7.0、7.5、8.0、9.0、 10.0、11.0、12.0、 13.0、14.0、15.0、 16.0	2.0	CLKDLL、CLKDLLE、CLKDLLHF、DCM のクロック分周器 (CLKDV 出力) の分周比を指定します。
CLKFX_DIVIDE	整数	1 ~ 32	1	CLKFX 出力の分周比を指定します。
CLKFX_MULTIPLY	整数	2 ~ 32	4	CLKFX 出力の通倍比を指定します。
CLKIN_DIVIDE_BY_2	ブール代数	FALSE、TRUE	FALSE	DCM の入力クロック周波数の要件に合うように、必要に応じて入力クロック周波数を 2 で分周します。
CLKIN_PERIOD	浮動小数点	1.25 ~ 1000.00	10.0	入力クロックの周期を ns で指定します。
CLKOUT_PHASE_SHIFT	文字列	"NONE"、 "FIXED"、 "VARIABLE_POSITIVE"、 "VARIABLE_CENTER"、 "DIRECT"	"NONE"	位相シフト モードを指定します。
DCM_PERFORMANCE_MODE	文字列	"MAX_SPEED"、 "MAX_RANGE"	"MAX_SPEED"	DCM を最小ジッターで最大周波数のクロックを生成するよう最適化するか、位相シフト範囲が広い低周波数のクロックを生成するよう最適化するかを指定します。
DESKEW_ADJUST	文字列	"SOURCE_SYNCHRONOUS"、 "SYSTEM_SYNCHRONOUS"、 "0" ~ "15"	"SYSTEM_SYNCHRONOUS"	フィードバックパスの遅延量を制御します。ソース同期のインターフェイスで使用する必要があります。
DFS_FREQUENCY_MODE	文字列	"LOW"、"HIGH"	"LOW"	周波数合成の周波数モードを指定します。
DLL_FREQUENCY_MODE	文字列	"LOW"、"HIGH"	"LOW"	DLL の周波数モードを指定します。
DUTY_CYCLE_CORRECTION	ブール代数	TRUE、FALSE	TRUE	CLK0、CLK90、CLK180、CLK270 の各出力のデューティサイクルを修正します。
FACTORY_JF	16 進数	16 ビット値	F0F0	この属性は、DCM のジッター フィルター特性に影響します。ザイリンクスからの指示なしにこのデフォルト値を変更しないでください。




属性	データ型	値	デフォルト	説明
PHASE_SHIFT	整数	-255 ~ 1023	0	位相シフト量を指定します。この値の範囲は CLKOUT_PHASE_SHIFT の指定によって異なります。
STARTUP_WAIT	ブール代数	FALSE、TRUE	FALSE	TRUE に設定すると、DCM がロック状態になるまでコンフィギュレーション スタートアップ シーケンスの指定したサイクルで待機します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## DCM\_PS

### プリミティブ : Digital Clock Manager with Basic and Phase Shift Features



## 概要

このデザイン エLEMENTは、位相制御機能および周波数合成制御機能を持つコンフィギュレーション可能な DLL です。このコンポーネントは、システムで必要なさまざまなクロックを生成し、制御するため、多くの FPGA アプリケーションで使用されます。ダイナミック リコンフィギュレーションが必要な場合は DCM\_ADV を使用し、ダイナミック位相シフトが不要な場合は DCM\_BASE を使用します。

## ポートの説明

ポート名	方向	幅	機能
クロック出力/入力			
CLK0	出力	1	CLKIN の有効周波数と同じ周波数のクロックを出力します。デフォルトでは、CLKIN_DIVIDE_BY_2 属性を TRUE に設定した場合以外は、CLKIN の有効周波数は CLKIN の周波数と同じになります。CLKFB ピンを接続した場合、CLK0 は CLKIN の位相に揃えられます。
CLK90	出力	1	CLK0 と同じ周波数で位相を 90 度シフトしたクロックを出力します。
CLK180	出力	1	CLK0 と同じ周波数で位相を 180 度シフトしたクロックを出力します。
CLK270	出力	1	CLK0 と同じ周波数で位相を 270 度シフトしたクロックを出力します。
CLK2X	出力	1	デューティ サイクルが 50-50 に自動調整された、CLK0 と位相が同じで周波数が 2 倍のクロックを出力します。DCM がロック状態になるまでは、周波数が入力クロックの 1 倍で、デューティ サイクルが 25-75 のクロックが CLK2X に出力されます。これにより、DCM がソース クロックに対して正しいエッジでロック状態になります。
CLK2X180	出力	1	CLK2X と同じ周波数で位相を 180 度シフトしたクロックを出力します。
CLKDV	出力	1	CLK0 と位相が同じで、CLKIN の有効周波数を分周したクロックが出力されます。分周する係数は、CLKDV_DIVIDE 属性で指定します。デフォルトでは、CLKIN_DIVIDE_BY_2 属性を TRUE に設定した場合以外は、CLKIN の有効周波数は CLKIN の周波数と同じになります。

ポート名	方向	幅	機能
CLKFX	出力	1	<p>次の式で求められる周波数のクロックを出力します。</p> $\text{CLKFX の周波数} = (M/D) \times (\text{CLKIN の有効周波数})$ <p>この式で、M は CLKFX_MULTIPLY 属性で指定し、D は CLKFX_DIVIDE 属性で指定します。M および D の値の範囲、入力および出力の周波数範囲は、データシートを参照してください。CLKFX 出力の立ち上がりエッジは、フィードバックパス (CLKFB) が使用されるとき、CLK0、CLK2X、および CLKDV の立ち上がりエッジに揃えられます。M と D の値に公約数がない場合、位相は D 入力クロック サイクルごとに揃えられます。デフォルトでは、CLKIN_DIVIDE_BY_2 属性を TRUE に設定した場合以外は、CLKIN の有効周波数は CLKIN の周波数と同じになります。</p>
CLKFX180	出力	1	CLKFX と同じ周波数で位相を 180 度シフトしたクロックを出力します。
CLKIN	入力	1	<p>DCM にソース クロックを供給します。CLKIN の周波数はデータシートで指定された範囲内にする必要があります。クロック入力信号は、次のいずれかのバッファから供給します。</p> <ul style="list-style-type: none"> <li>IBUFG : グローバル クロック入力バッファ。デバイス上で DCM と同じ側 (上または下) にある IBUFG を使用すると、クロック入力パスが調整されます。</li> <li>BUFG/BUFGCTRL : 内部グローバル クロック バッファ。専用グローバル配線を使用してデバイス上のどの DCM でも駆動できます。2 つの DCM を直列に接続する場合には、DCM の CLKIN ピンを駆動できます。</li> <li>IBUF : 入力バッファ。IBUF で CLKIN 入力を駆動する場合、PAD から DCM 入力へのスキューは調整されず、ジッタが増加する可能性があります。このコンフィギュレーションは、使用しないでください。</li> </ul>
CLKFB	入力	1	<p>クロック出力の遅延を調整してクロック入力と位相を揃えるために参照するクロック信号です。DCM にフィードバックを供給するには、CLK0 出力のみを CLKFB 入力に接続しますが、内部フィードバックの場合は BUFG コンポーネントを介して、外部フィードバックの場合は OBUF および IBUFG を介します。CLK_FEEDBACK 属性を 1X に設定します。CLKFB ピンを接続すると、CLK0、CLKDV、および CLKFX が CLKIN の位相に揃えられます。CLKFB ピンを接続しない場合は、CLK_FEEDBACK を "NONE" に設定します。この場合、CLKFX および CLKFX180 出力は有効ですが、CLKIN の位相には揃えられません。</p>
ステータス出力/制御入力			
LOCKED	出力	1	位相アライメントが完了し、操作が開始可能であることを示す同期出力
PSDONE	出力	1	<p>ダイナミック CLKIN セレクト入力。High の場合は CLKIN1、Low の場合は CLKIN2 が選択されます。2 つのクロックを選択する必要がない場合は、この入力を 1 にします。</p>

ポート名	方向	幅	機能
RST	入力	1	DCM 回路をリセットします。RST 信号は、アクティブ High の非同期リセットです。RST 信号をアサートすると、すべての DCM 出力 (LOCKED 信号、ステータス信号、出力クロック) がソースクロックの 4 サイクル以内に Low になります。リセットは非同期であるため、ディアサート中にクロックの最後のサイクルが短いパルスになったり、デューティサイクルが崩れたり、クロック間のスキューが調整されなる可能性があります。このため、デバイスをリコンフィギュレーションする場合や入力周波数を変更する場合は、RST ピンを使用する必要があります。RST 信号をディアサートすると、次の CLKIN サイクルに同期してクロックをロック状態にするプロセスが開始します。DCM がリセット後に正しくロックされるようにするには、CLKIN 信号が供給され、3 クロックサイクル以上安定するまで RST 信号をディアサートしておく必要があります。どのデザインでも、クロックが安定するまで DCM をリセットに保持する必要があります。コンフィギュレーションでは、GWE が解除されるまで DCM は自動的にリセット状態に保持されます。このクロックは、GSR が解放されると安定します。
PSCLK	入力	1	DCM 位相シフトのソースクロックを供給します。位相シフトクロック信号は、どのクロックソース (内部または外部) でも駆動できます。  PSCLK の周波数範囲は、PSCLK_FREQ_LF/HF で定義します (データシートを参照)。CLKOUT_PHASE_SHIFT 属性を "NONE" または "FIXED" に設定している場合は、この入力をグラウンドに接続する必要があります。
PSINCDEC	入力	1	PSINCDEC 入力は、PSCLK に同期しています。CLKOUT_PHASE_SHIFT が変数モードのいずれかに設定されているときに、位相シフト係数をインクリメント/デクリメントするために使用します。位相シフト係数をインクリメント/デクリメントすると、それに応じて出力クロックの位相がシフトします。PSINCDEC 信号が High の場合はインクリメント、Low の場合はデクリメントされます。CLKOUT_PHASE_SHIFT 属性を "NONE" または "FIXED" に設定している場合は、この入力をグラウンドに接続する必要があります。
PSEN	入力	1	PSEN 入力は、PSCLK に同期しています。CLKOUT_PHASE_SHIFT が変数モードに設定されているときに、この信号によって可変位相シフトを開始します。可変位相シフトを有効にするには、PSEN 信号を PSCLK の 1 サイクル分アクティブにする必要があります。位相の変更は、CLKIN の 100 周期分と PSCLK の 3 周期分を加えた時間以内に有効になり、PSDONE が High になることにより示されます。位相が変化する間、出力に突発的な変化やグリッチは発生しません。PSEN がイネーブルになってから PSDONE が High になるまでの間、DCM の出力クロックは元の位相からターゲットの位相に少しずつ移動していきます。PSDONE が High になったら、位相シフトは完了です。CLKOUT_PHASE_SHIFT 属性を "NONE" または "FIXED" に設定している場合は、この入力をグラウンドに接続する必要があります。

## デザインの入力方法

このエレメントは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
CLK_FEEDBACK	文字列	"1X"、"2X"、 "NONE"	"1X"	クロック フィードバックを指定します。
CLKDV_DIVIDE	浮動小数点	1.5、2.0、2.5、3.0、 3.5、4.0、4.5、5.0、 5.5、6.0、6.5、7.0、 7.5、8.0、9.0、10.0、 11.0、12.0、13.0、 14.0、15.0、16.0	2.0	CLKDLL、CLKDLLE、CLKDLLHF、 DCM のクロック分周器 (CLKDV 出力) の分周比を指定します。
CLKFX_DIVIDE	整数	1 ~ 32	1	CLKFX 出力の分周比を指定します。
CLKFX_MULTIPLY	整数	2 ~ 32	4	CLKFX 出力の通倍比を指定します。
CLKIN_DIVIDE_BY_2	ブール代数	FALSE、TRUE	FALSE	DCM の入力クロック周波数の要件に合 うように、必要に応じて入力クロック周波 数を 2 で分周します。
CLKIN_PERIOD	浮動小数点	1.25 ~ 1000.00	10.0	入力クロックの周期を ns で指定します。
CLKOUT_PHASE_SHIFT	文字列	"NONE"、 "FIXED"、 "VARIABLE_ POSITIVE"、 "VARIABLE_ CENTER"、 "DIRECT"	"NONE"	位相シフト モードを指定します。
DESKEW_ADJUST	文字列	"SOURCE_ SYNCHRONOUS"、 "SYSTEM_ SYNCHRONOUS"、 "0" ~ "15"	"SYSTEM_ SYNCHRONOUS"	フィードバック パスの遅延量を制御しま す。ソース同期のインターフェイスで使 用する必要があります。
DFS_FREQUENCY_ MODE	文字列	"LOW"、"HIGH"	"LOW"	周波数合成の周波数モードを指定しま す。
DLL_FREQUENCY_ MODE	文字列	"LOW"、"HIGH"	"LOW"	DLL の周波数モードを指定します。
DUTY_CYCLE_ CORRECTION	ブール代数	TRUE、FALSE	TRUE	CLK0、CLK90、CLK180、CLK270 の 各出力のデューティサイクルを修正し ます。
FACTORY_JF	16 進数	16 ビット値	F0F0	この属性は、DCM のジッター フィルター 特性に影響します。ザイリンクスからの 指示なしにこのデフォルト値を変更しな いでください。
PHASE_SHIFT	整数	-255 ~ 1023	0	位相シフト量を指定します。この値の範 囲は CLKOUT_PHASE_SHIFT の指定に よって異なります。
STARTUP_WAIT	ブール代数	FALSE、TRUE	FALSE	TRUE に設定すると、DCM がロック状態 になるまでコンフィギュレーション スタ ートアップ シーケンスの指定したサイク ルで待機します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## DEC\_CC16

マクロ : 16-Bit Active Low Decoder



## 概要

このデザイン エLEMENTは、多入力デコーダー ファンクションを作成するために使用される 16 ビットのデコーダーで、ルックアップ テーブル (LUT) で駆動される CY\_MUX ELEMENTをカスケード接続することによりインプリメントされます。C\_IN ピンは、前段のデコードの出力 (O) によってのみ駆動されます。1 つ以上の入力 (A) が Low になると、出力が Low になります。すべての A 入力と C\_IN 入力が High になると、出力が High になります。入力にインバーターを追加すると、パターンをデコードできます。

## 論理表

入力					出力
A0	A1	...	Az	C_IN	O
1	1	1	1	1	1
X	X	X	X	0	0
0	X	X	X	X	0
X	0	X	X	X	0
X	X	X	0	X	0

DEC\_CC4 の場合 z = 3、DEC\_CC8 の場合 z = 7、DEC\_CC16 の場合 z = 15

## デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## DEC\_CC4

マクロ : 4-Bit Active Low Decoder



### 概要

このデザイン エレメントは、多入力デコーダー ファンクションを作成するために使用される 4 ビットのデコーダーで、ルックアップ テーブル (LUT) で駆動される CY\_MUX エレメントをカスケード接続することによりインプリメントされます。C\_IN ピンは、前段のデコードの出力 (O) によってのみ駆動されます。1 つ以上の入力 (A) が Low になると、出力が Low になります。すべての A 入力と C\_IN 入力が High になると、出力が High になります。入力にインバーターを追加すると、パターンをデコードできます。

### 論理表

入力					出力
A0	A1	...	Az	C_IN	O
1	1	1	1	1	1
X	X	X	X	0	0
0	X	X	X	X	0
X	0	X	X	X	0
X	X	X	0	X	0

DEC\_CC4 の場合 z = 3、DEC\_CC8 の場合 z = 7、DEC\_CC16 の場合 z = 15

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。


### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)



## DEC\_CC8

マクロ：8-Bit Active Low Decoder



### 概要

このデザイン エLEMENTは、多入力デコーダー ファンクションを作成するために使用される 8 ビットのデコーダーで、ルックアップ テーブル (LUT) で駆動される CY\_MUX エLEMENTをカスケード接続することによりインプリメントされます。C\_IN ピンは、前段のデコードの出力 (O) によってのみ駆動されます。1 つ以上の入力 (A) が Low になると、出力が Low になります。すべての A 入力と C\_IN 入力が High になると、出力が High になります。入力にインバーターを追加すると、パターンをデコードできます。

### 論理表

入力					出力
A0	A1	...	Az	C_IN	O
1	1	1	1	1	1
X	X	X	X	0	0
0	X	X	X	X	0
X	0	X	X	X	0
X	X	X	0	X	0
DEC_CC4 の場合 z = 3、DEC_CC8 の場合 z = 7、DEC_CC16 の場合 z = 15					

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## DECODE16

### Macro: 16-Bit Active-Low Decoder



### 概要

このデザイン エLEMENTは、4 ビットのアクティブ Low デコーダーで、LUT と MUXCY を組み合わせてインプリメントされます。

### 論理表

入力				出力*
A0	A1	...	Az	O
1	1	1	1	1
0	X	X	X	0
X	0	X	X	0
X	X	X	0	0

z = ビット幅 -1

\* 高駆動電流を達成するには、プルアップ抵抗を出力に接続する必要があります。

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## DECODE32

### マクロ：32-Bit Active-Low Decoder



### 概要

このデザイン エLEMENTは、32 ビットのアクティブ Low デコーダーで、LUT と MUXCY を組み合わせてインプリメントされます。

### 論理表

入力				出力
A0	A1	...	Az	O
1	1	1	1	1
0	X	X	X	0
X	0	X	X	0
X	X	X	0	0

DECODE32 の場合  $z = 31$ 、DECODE64 の場合  $z = 63$

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## DECODE4

### マクロ：4-Bit Active-Low Decoder



### 概要

このデザイン エレメントは、4 ビットのアクティブ Low デコーダーで、LUT と MUXCY を組み合わせてインプリメントされます。

### 論理表

入力				出力*
A0	A1	...	Az	O
1	1	1	1	1
0	X	X	X	0
X	0	X	X	0
X	X	X	0	0

z = ビット幅 -1

\* 高駆動電流を達成するには、プルアップ抵抗を出力に接続する必要があります。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## DECODE64

マクロ：64-Bit Active-Low Decoder



### 概要

このデザイン エLEMENTは、64 ビットのアクティブ Low デコーダーで、LUT と MUXCY を組み合わせてインプリメントされます。

### 論理表

入力				出力
A0	A1	...	Az	O
1	1	1	1	1
0	X	X	X	0
X	0	X	X	0
X	X	X	0	0
DECODE32 の場合 $z = 31$ 、DECODE64 の場合 $z = 63$				

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## DECODE8

### マクロ：8-Bit Active-Low Decoder



### 概要

このデザイン エLEMENTは、8 ビットのアクティブ Low デコーダーで、LUT と MUXCY を組み合わせてインプリメントされます。

### 論理表

入力				出力*
A0	A1	...	Az	O
1	1	1	1	1
0	X	X	X	0
X	0	X	X	0
X	X	X	0	0

z = ビット幅 -1

\* 高駆動電流を達成するには、プルアップ抵抗を出力に接続する必要があります。

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## DSP48

**プリミティブ : 18x18 Signed Multiplier Followed by a Three-Input Adder with Optional Pipeline Registers**



## 概要

このデザイン エLEMENTのスライスは、48 ビットの出力を持つ DSP デジタル信号処理アプリケーションで使用するために開発されたコンポーネントですが、MACC ユニットだけでなくさまざまなアプリケーションで利用できる柔軟性を備えています。基本的な DSP48 スライスは、乗算器と加算器で構成されています。乗算器は、2 つの 18 ビット符号付き 2 の補数オペランドを入力とし、その結果を 36 ビット符号付き 2 の補数で出力します。結果は、48 ビットに符号拡張されます。加算器は、3 つの 48 ビット符号付き 2 の補数オペランドを入力とし、その結果を 48 ビット符号付き 2 の補数で出力します。

加算器のオペランドとしては、乗算器の出力、外部ソース、または加算器のレジスタを介した出力（累積機能）を使用できます。48 ビット出力では、オーバーフローになるまでに 36 ビット オペランドの 4096 累積が可能です。

## ポートの説明

ポート名	方向	幅	機能
CLK	I	1	DSP48 クロック
A	I	18	乗算器の A 入力。加算器の MSW 入力としても使用できます。
B	I	18	乗算器の B 入力。加算器の LSW 入力としても使用できます。
BCIN	I	18	乗算器のカスケード B 入力。加算器の LSW 入力としても使用できます。
C	I	48	加算器の C 入力
PCIN	I	48	前の DSP スライスからカスケード接続された加算器の C 入力
CARRYIN	I	1	加算器のキャリー入力
SUBTRACT	I	1	0 = 加算、1 = (C, PCIN) - (mult, A:B)
OPMODE	I	7	DSP48 スライスの加算器の制御入力 (OpMode の表を参照)
CARRYINSEL	I	2	キャリーのソースを選択 (CARRINSEL の表を参照)
CEA	I	1	クロック イネーブル (0 = 保持、1 = AREG をイネーブル)
CEB	I	1	クロック イネーブル (0 = 保持、1 = BREG をイネーブル)
CEC	I	1	クロック イネーブル (0 = 保持、1 = CREG をイネーブル)
CEP	I	1	クロック イネーブル (0 = 保持、1 = PREG をイネーブル)

パイプライン レジスタを定義する合成属性

次に、パイプライン レジスタを定義する合成属性を示します。

属性	機能
AREG	0 = バイパス、1 = 1 個使用、2 = 2 個使用
BREG	0 = バイパス、1 = 1 個使用、2 = 2 個使用
CREG	0 = バイパス、1 = 1 個使用
PREG	0 = バイパス、1 = 1 個使用
MREG	0 = バイパス、1 = 1 個使用
SUBTRACTREG	0 = バイパス、1 = 1 個使用
OPMODEREG	0 = バイパス、1 = 1 個使用
CARRYINSELREG	0 = バイパス、1 = 1 個使用

### 2 の補数の符号付き乗算器

DSP48 スライスに含まれる乗算器は、18 ビット X 18 ビットの 2 の補数乗算器で、結果を 36 ビット符号付き 2 の補数で出力します。乗算器をカスケード接続すると、より大型の乗算器を作成できます。符号付きと符号付き、符号付きと符号なし、符号なしと符号なしの乗算、論理演算、数値演算、パレル シフト、2 の補数および絶対値での結果出力を簡単にインプリメントできます。2 つの独立したダイナミック データ入力ポートがあります。入力ポートでは、18 ビットの符号付きデータまたは 17 ビットの符号なしデータがサポートされます。

### X、Y、および Z マルチプレクサー

動作モード (OpMode) 入力を使用すると、動作中にデザインの機能を変更できます。たとえば、アキュムレータを指定すると、累積プロセスが開始します。OpMode ビットは、コンフィギュレーション RAM で制御してレジスタに取り込むことができます。



次の表に、OpMode の値と、加減算器にデータを供給する 3 つのマルチプレクサーの出力での機能を示します。7 ビットの OpMode 制御は、マルチプレクサーのセレクトビットに分割できます。セレクトビットの組み合わせによっては、使用できないものもあります。乗算器出力を選択した場合、X および Y 両方のマルチプレクサーが乗算器出力により使用されます。

OpMode 制御ビット セレクト X、Y、Z とマルチプレクサー出力

2 進 OpMode			加減算器に供給される X マルチプレクサー出力
Z	Y	X	
XXX	XX	0	0 (デフォルト)
XXX	1	1	乗算器出力
XXX	XX	10	P
XXX	XX	11	A を B と連結

OpMode 制御ビット セレクト X、Y、Z とマルチプレクサー出力

2 進 OpMode			加減算器に供給される Y マルチプレクサー出力
Z	Y	X	
XXX	0	XX	0 (デフォルト)
XXX	1	1	乗算器出力
XXX	10	XX	不正
XXX	11	XX	C

OpMode 制御ビット セレクト X、Y、Z とマルチプレクサー出力

2 進 OpMode			加減算器に供給される Y マルチプレクサー出力
Z	Y	X	
XXX	0	XX	0 (デフォルト)
XXX	1	1	乗算器出力
XXX	10	XX	不正
XXX	11	XX	C

### 3 入力加減算器制御ロジック

加減算器の出力は、制御入力とデータ入力により決定します。OpMode は、前のセクションで示したように、3 つの加減算器の入力に供給される X、Y、Z マルチプレクサーへの入力を選択します。乗算器出力が選択されると、X および Y マルチプレクサーの両方が使用されます。加減算器の入力を指定したら、加減算器自体の機能を確認する必要があります。入力マルチプレクサーと同様に、OpMode ビットによりこの機能の一部を指定できます。次の表に、この機能を示します。記号 +/- は加算または減算を示し、減算制御のステートにより指定されます。

16 進 OpMode	2 進 OpMode	加減算器の出力	説明
[6:0]	Z Y X		
0x00	000 00 00	+/- CIN	0
0x02	000 00 10	+/- (P + CIN)	P を保持
0x03	000 00 11	+/- (A:B + CIN)	A:B セレクト

16 進 OpMode	2 進 OpMode	加減算器の出力	説明
[6:0]	Z Y X		
0x05	000 01 01	+/- (A +/- B + CIN)	乗算
0x0c	000 11 00	+/- (C + CIN)	C セレクト
0x0e	000 11 10	+/- (C + P + CIN)	フィードバック加算
0x0f	000 11 11	+/- (A:B + C + CIN)	36 ビット加算器
0x10	001 00 00	PCIN +/- CIN	P カスケード セレクト
0x12	001 00 10	PCIN +/- (P + CIN)	P カスケード フィードバック加算
0x13	001 00 11	PCIN +/- (A:B + CIN)	P カスケード加算
0x15	001 01 01	PCIN +/- (A +/- B + CIN)	P カスケード乗算/加算
0x1c	001 11 00	PCIN +/- (C + CIN)	P カスケード加算
0x1e	001 11 10	PCIN +/- (C+P+ CIN)	P カスケード フィードバック加算/加算
0x1c	001 11 11	PCIN +/- (A:B+C + CIN)	P カスケード加算/加算
0x20	010 00 00	P +/- CIN	P を保持
0x22	010 00 10	P +/- (P + CIN)	ダブル フィードバック加算
0x23	010 00 11	P +/- (A:B + CIN)	フィードバック加算
0x25	010 01 01	P +/- (A +/- B + CIN)	乗算/累積
0x2c	010 11 00	P +/- (C + CIN)	フィードバック加算
0x2e	010 11 10	P +/- (C + P + CIN)	ダブル フィードバック加算
0x2f	010 11 11	P +/- (A:B + C + CIN)	フィードバック加算/加算
0x30	011 00 00	C +/- CIN	C セレクト
0x32	011 00 10	C +/- (P + CIN)	フィードバック加算
0x33	011 00 11	C +/- (A:B + CIN)	36 ビット加算器
0x35	011 01 01	C +/- (A +/- B + CIN)	乗算/加算
0x3c	011 11 00	C +/- (C + CIN)	ダブル
0x3e	011 11 10	C +/- (C + P + CIN)	ダブル加算フィードバック加算
0x3f	011 11 11	C +/- (A:B + C + CIN)	ダブル加算
0x50	101 00 00	Shift(PCIN) +/- CIN	17 ビット シフト P カスケード セレクト
0x52	101 00 10	Shift(PCIN) +/- (P + CIN)	17 ビット シフト P カスケード フィードバック加算
0x53	101 00 11	Shift(PCIN) +/- (A:B + CIN)	17 ビット シフト P カスケード加算
0x55	101 01 01	Shift(PCIN) +/- (A +/- B + CIN)	17 ビット シフト P 乗算/加算
0x5c	101 11 00	Shift(PCIN) +/- (C + CIN)	17 ビット シフト P カスケード加算
0x5e	101 11 10	Shift(PCIN) +/- (C + P + CIN)	17 ビット シフト P カスケード フィードバック加算/加算
0x5c	101 11 11	Shift(PCIN) +/- (A:B + C + CIN)	17 ビット シフト P カスケード加算/加算
0x60	110 00 00	Shift(P) +/- CIN	17 ビット シフト フィードバック

16 進 OpMode	2 進 OpMode	加減算器の出力	説明
[6:0]	Z Y X		
0x62	110 00 10	Shift(P) +/- (P + CIN)	17 ビット シフト フィードバック/フィードバック加算
0x63	110 00 11	Shift(P) +/- (A:B + CIN)	17 ビット シフト フィードバック加算
0x65	110 01 01	Shift(P) +/- (A +/- B + CIN)	17 ビット シフト フィードバック乗算/加算
0x6c	110 11 00	Shift(P) +/- (C + CIN)	17 ビット シフト フィードバック加算
0x6e	110 11 10	Shift(P) +/- (C + P + CIN)	17 ビット シフト フィードバック/フィードバック加算/加算
0x6f	110 11 11	Shift(P) +/- (A:B + C + CIN)	17 ビット シフト フィードバック加算/加算

キャリー ロジックでサポートされる繰り上げ/繰り下げモード

OpMode 入力、3 入力加減算器へのデータ入力、減算制御ビットに加え、加減算器の出力はキャリー入力ロジックの結果を示します。

CarryInSel 信号、減算制御信号、および OpMode 制御信号は、コンフィギュレーション RAM で制御してレジスタに取り込むことができます (グレーのマルチプレクサー シンボルで示す)。これにより、制御信号パイプラインの遅延をデータのパイプライン遅延と一致させることができます。CarryInSel 信号、減算制御信号、OpMode 制御信号は同じリセット信号 (RSTCTRL) を使用し、減算制御信号と OpMode 制御信号は同じクロック イネーブル信号を使用します。クロック イネーブルを使用すると、必要に応じて、制御信号をディスエーブルにできます。

## デザインの入力方法

このエレメントは、回路図で使用できます。

## 使用可能な属性

属性	データ型	値	デフォルト	説明
AREG	整数	0、1、2	1	A 入力にレジスタを付けるかを指定します。
B_INPUT	文字列	"DIRECT"、 "CASCADE"	"DIRECT"	"DIRECT": 被乗数は B "CASCADE": 被乗数は BCIN
BREG	整数	0、1、2	1	B 入力にレジスタを付けるかを指定します。
CARRYINREG	整数	0、1	1	CARRYIN 入力のパイプライン レジスタ数
CARRYINSELREG	整数	0、1	1	CARRYINSEL のパイプライン レジスタ数
CREG	整数	0、1、2	1	C 入力にレジスタを付けるかどうかを指定します。
LEGACY_MODE	文字列	"NONE"、 "MULT18X18"、 "MULT18X18S"	"MULT18X18S"	DCM の内部属性設定。デフォルト値から変更しないでください。
MREG	整数	0、1	1	乗算器の段にレジスタを付けるかどうかを指定します。イネーブル = 1/ディスエーブル = 0
OPMODEREG	整数	0、1	1	OpMode 入力上のパイプライン レジスタ数
PREG	整数	0、1	1	C 入力にレジスタを付けるかを指定します。
SUBTRACTREG	整数	0、1	1	SUBTRACT 入力上のパイプライン レジスタ数

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## EMAC

**プリミティブ**：Fully integrated 10/100/1000 Mb/s Ethernet Media Access Controller (Ethernet MAC)

### 概要

このデザイン エLEMENTでは、Virtex®-4 PowerPC® プロセッサをイーサネット接続できるようにします。イーサネット MAC (EMAC) では、次の機能がサポートされています。

- ・ 完全に統合された 10/100/1000 Mb/s イーサネット MAC
- ・ IEEE 802.3-2002 規格に準拠
- ・ 全二重または半二重動作を設定可能
- ・ 物理 (PHY) 層でオブジェクトを制御する MII (Media Independent Interface) 制御 (MDIO) インターフェイス
- ・ 統計ベクター出力にアクセス可能
- ・ VLAN フレームをサポート
- ・ 内部フレーム ギャップ調整を設定可能
- ・ 送信および受信パスの両方を通過するインバンド フレーム チェック シーケンス (FCS) フィールドを設定可能
- ・ 送信で自動パディング、受信で FCS フィールド ストリップを提供
- ・ ホスト インターフェイスから設定およびモニター可能
- ・ ハードウェアで選択可能なデバイス コントロール レジスタ (DCR) バスまたは 1G イーサネット MAC バス ホスト インターフェイス
- ・ イーサネット MAC 制御 PAUSE フレームを使用したフロー制御を設定可能 (対称または非対称にイネーブル可能)
- ・ 任意の長さのジャンボ フレームをサポート
- ・ ユニキャスト、マルチキャスト、ブロードキャスト アドレス用の受信アドレス フィルターを設定可能
- ・ MII (Media Independent Interface)、GMII (Gigabit Media Independent Interface)、および Reduced Gigabit Media Independent Interface (RGMII)
- ・ マルチギガビットトランシーバー (MGT) で使用して完全なオンチップ 1000BASE-X インプリメンテーションを提供するための 1000BASE-X PCS (Physical Coding Sublayer) および PMA (Physical Medium Attachment) サブレイヤーを含む
- ・ MGT インターフェイスから銅製の外部 PHY 層への SGMII (Serial Gigabit Media Independent Interface) をサポート

### ポートの説明

入力	出力
RESET	
TIEEMAC0CONFIGVEC [79:0]	
TIEEMAC1CONFIGVEC [79:0]	
TIEEMAC0UNICASTADDR [47:0]	
TIEEMAC1UNICASTADDR [47:0]	
PHYEMAC0GTCLK	
PHYEMAC1GTCLK	
CLIENTEMAC0DCMLOCKED	EMAC0CLIENTANINTERRUPT
CLIENTEMAC1DCMLOCKED	EMAC1CLIENTANINTERRUPT

入力	出力
CLIENTEMAC0RXCLIENTCLKIN	EMAC0CLIENTRXCLIENTCLKOUT
	EMAC0CLIENTRXD [15:0]
	EMAC0CLIENTRXDVLD
	EMAC0CLIENTRXDVLDMSW
	EMAC0CLIENTRXGOODFRAME
	EMAC0CLIENTRXBADFRAME
	EMAC0CLIENTRXFRAMEDROP
	EMAC0CLIENTRXDVREG6
	EMAC0CLIENTRXSTATS [6:0]
	EMAC0CLIENTRXSTATSBYTEVLD
	EMAC0CLIENTRXSTATSVLD
CLIENTEMAC1RXCLIENTCLKIN	EMAC1CLIENTRXCLIENTCLKOUT
	EMAC1CLIENTRXD [15:0]
	EMAC1CLIENTRXDVLD
	EMAC1CLIENTRXDVLDMSW
	EMAC1CLIENTRXGOODFRAME
	EMAC1CLIENTRXBADFRAME
	EMAC1CLIENTRXFRAMEDROP
	EMAC1CLIENTRXDVREG6
	EMAC1CLIENTRXSTATS [6:0]
	EMAC1CLIENTRXSTATSBYTEVLD
	EMAC1CLIENTRXSTATSVLD
CLIENTEMAC0TXGMIIMICLKIN	EMAC0CLIENTTXGMIIMICLKOUT
CLIENTEMAC0TXCLIENTCLKIN	EMAC0CLIENTTXCLIENTCLKOUT
CLIENTEMAC0TXD [15:0]	EMAC0CLIENTTXACK
CLIENTEMAC0TXDVLD	EMAC0CLIENTTXCOLLISION
CLIENTEMAC0TXDVLDMSW	EMAC0CLIENTTXRETRANSMIT
CLIENTEMAC0TXUNDERRUN	EMAC0CLIENTTXSTATS
CLIENTEMAC0TXIFGDELAY [7:0]	EMAC0CLIENTTXSTATSBYTEVLD
CLIENTEMAC0TXFIRSTBYTE	EMAC0CLIENTTXSTATSVLD
CLIENTEMAC1TXGMIIMICLKIN	EMAC1CLIENTTXGMIIMICLKOUT
CLIENTEMAC1TXCLIENTCLKIN	EMAC1CLIENTTXCLIENTCLKOUT
CLIENTEMAC1TXD [15:0]	EMAC1CLIENTTXACK
CLIENTEMAC1TXDVLD	EMAC1CLIENTTXCOLLISION
CLIENTEMAC1TXDVLDMSW	EMAC1CLIENTTXRETRANSMIT
CLIENTEMAC1TXUNDERRUN	EMAC1CLIENTTXSTATS
CLIENTEMAC1TXIFGDELAY [7:0]	EMAC1CLIENTTXSTATSBYTEVLD
CLIENTEMAC1TXFIRSTBYTE	EMAC1CLIENTTXSTATSVLD

入力	出力
CLIENTEMAC0PAUSEREQ	
CLIENTEMAC0PAUSEVAL [15:0]	
CLIENTEMAC1PAUSEREQ	
CLIENTEMAC1PAUSEVAL [15:0]	
HOSTADDR [9:0]	HOSTMIIMRDY
HOSTCLK	HOSTRDDATA [31:0]
HOSTMIIMSEL	
HOSTOPCODE [1:0]	
HOSTREQ	
HOSTWRDATA [31:0]	
HOSTEMAC1SEL	
DCREMACCLK	DCRHOSTDONEIR
DCREMACENABLE	EMACDCRACK
DCREMACDBUS [0:31]	EMACDCRDBUS [0:31]
DCREMACABUS [8:9]	
DCREMACREAD	
DCREMACWRITE	
PHYEMAC0RXCLK	EMAC0PHYTXCLK
PHYEMAC0RXD [7:0]	EMAC0PHYTXD [7:0]
PHYEMAC0RXDV	EMAC0PHYTXEN
PHYEMAC0RXER	EMAC0PHYTXER
PHYEMAC0MIITXCLK	
PHYEMAC0COL	
PHYEMAC0CRS	
PHYEMAC1RXCLK	EMAC1PHYTXCLK
PHYEMAC1RXD [7:0]	EMAC1PHYTXD [7:0]
PHYEMAC1RXDV	EMAC1PHYTXEN
PHYEMAC1RXER	EMAC1PHYTXER
PHYEMAC1MIITXCLK	
PHYEMAC1COL	
PHYEMAC1CRS	
PHYEMAC0SIGNALDET	EMAC0PHYENCOMMAALIGN
PHYEMAC0PHYAD [4:0]	EMAC0PHYLOOPBACKMSB
PHYEMAC0RXCLKCORCNT [2:0]	EMAC0PHYMGTRXRESET
PHYEMAC0RXBUFSTATUS [1:0]	EMAC0PHYMGTTXRESET
PHYEMAC0RXCHARISCOMMA	EMAC0PHYPOWERDOWN
PHYEMAC0RXCHARISK	EMAC0PHYSYNACQSTATUS
PHYEMAC0RXCHECKINGCRC	EMAC0PHYTXCHARDISPMODE

入力	出力
PHYEMAC0RXCOMMADET	EMAC0PHYTXCHARDISPVAL
PHYEMAC0RXDISPERR	EMAC0PHYTXCHARISK
PHYEMAC0RXLOSSOFSYNC [1:0]	
PHYEMAC0RXNOTINTABLE	
PHYEMAC0RXRUNDISP	
PHYEMAC0RXBUFERR	
PHYEMAC0TXBUFERR	
PHYEMAC1SIGNALDET	EMAC1PHYENCOMMAALIGN
PHYEMAC1PHYAD [4:0]	EMAC1PHYLOOPBACKMSB
PHYEMAC1RXCLKCORCNT [2:0]	EMAC1PHYMGTRXRESET
PHYEMAC1RXBUFSTATUS [1:0]	EMAC1PHYMGTTXRESET
PHYEMAC1RXCHARISCOMMA	EMAC1PHYPOWERDOWN
PHYEMAC1RXCHARISK	EMAC1PHYSYNACQSTATUS
PHYEMAC1RXCHECKINGCRC	EMAC1PHYTXCHARDISPMODE
PHYEMAC1RXCOMMADET	EMAC1PHYTXCHARDISPVAL
PHYEMAC1RXDISPERR	EMAC1PHYTXCHARISK
PHYEMAC1RXLOSSOFSYNC [1:0]	
PHYEMAC1RXNOTINTABLE	
PHYEMAC1RXRUNDISP	
PHYEMAC1RXBUFERR	
PHYEMAC1TXBUFERR	
PHYEMAC0MCLKIN	EMAC0PHYMCLKOUT
PHYEMAC0MDIN	EMAC0PHYMDOUT
	EMAC0PHYMDTRI
PHYEMAC1MCLKIN	EMAC1PHYMCLKOUT
PHYEMAC1MDIN	EMAC1PHYMDOUT
	EMAC1PHYMDTRI

## デザインの入力方法

このエレメントは、回路図で使用できます。


## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)



## FD

### プリミティブ：D Flip-Flop



## 概要

このデザイン エLEMENTは、データ入力 (D) とデータ出力 (Q) がある D フリップフロップです。D 入力の値は、クロック (C) が Low から High に切り替わるときにフリップフロップにロードされます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力		出力
D	C	Q
0	↑	0
1	↑	1

## デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ 特性』\(DS302\)](#)

## FD\_1

## プリミティブ：D Flip-Flop with Negative-Edge Clock



## 概要

このデザイン エレメントは、データ入力 (D) とデータ出力 (Q) がある単一の D フリップフロップです。D 入力の値は、クロック (C) が High から Low に切り替わる時にフリップフロップにロードされます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力		出力
D	C	Q
0	↓	0
1	↓	1

## デザインの入力方法

このエレメントは、回路図でのみ使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## FD16CE

### マクロ：16-Bit Data Register with Clock Enable and Asynchronous Clear



## 概要

このデザイン エLEMENTは、クロック イネーブルと非同期クリアがある 16 ビットのデータレジスタです。クロック イネーブル (CE) が High、非同期クリア (CLR) が Low の場合、クロック (C) が Low から High に切り替わるときにデータ入力 (D) の値がデータ出力 (Q) に送られます。CLR が High になると、ほかの入力はすべて無視され、出力 (Q) が Low にリセットされます。CE が Low の場合、クロック遷移は無視されます。

電力を供給すると、レジスタは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力				出力
CLR	CE	Dz : D0	C	Qz : Q0
1	X	X	X	0
0	0	X	X	変化なし
0	1	Dn	↑	Dn
z = ビット幅 - 1				

## デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## FD16RE

### マクロ : 16-Bit Data Register with Clock Enable and Synchronous Reset



### 概要

このデザイン エレメントは、16 ビットのデータレジスタです。クロック イネーブル入力 (CE) が High、同期リセット入力 (R) が Low の場合、クロック (C) が Low から High に切り替わるときに入力 (D) の値が対応する出力 (Q) に送られます。R が High になると、ほかの入力はすべて無視され、クロックが Low から High に切り替わるときに出力 (Q) の値が Low にリセットされます。CE が Low の場合、クロック遷移は無視されます。

電力を供給すると、レジスタは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力				出力
R	CE	Dz : D0	C	Qz : Q0
1	X	X	↑	0
0	0	X	X	変化なし
0	1	Dn	↑	Dn
z = ビット幅 - 1				

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## FD4CE

マクロ：4-Bit Data Register with Clock Enable and Asynchronous Clear



### 概要

このデザイン エLEMENTは、クロック イネーブルと非同期クリアがある 4 ビットのデータレジスタです。クロック イネーブル (CE) が High、非同期クリア (CLR) が Low の場合、クロック (C) が Low から High に切り替わるときにデータ入力 (D) の値がデータ出力 (Q) に送られます。CLR が High になると、ほかの入力はすべて無視され、出力 (Q) が Low にリセットされます。CE が Low の場合、クロック遷移は無視されます。

電力を供給すると、レジスタは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力				出力
CLR	CE	Dz : D0	C	Qz : Q0
1	X	X	X	0
0	0	X	X	変化なし
0	1	Dn	↑	Dn
z = ビット幅 - 1				

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## FD4RE

マクロ : 4-Bit Data Register with Clock Enable and Synchronous Reset



### 概要

このデザイン エLEMENTは、4 ビットのデータレジスタです。クロック イネーブル入力 (CE) が High、同期リセット入力 (R) が Low の場合、クロック (C) が Low から High に切り替わるときに入力 (D) の値が対応する出力 (Q) に送られます。R が High になると、ほかの入力はすべて無視され、クロックが Low から High に切り替わるときに出力 (Q) の値が Low にリセットされます。CE が Low の場合、クロック遷移は無視されます。

電力を供給すると、レジスタは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力				出力
R	CE	Dz : D0	C	Qz : Q0
1	X	X	↑	0
0	0	X	X	変化なし
0	1	Dn	↑	Dn
z = ビット幅 - 1				

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## FD8CE

### マクロ：8-Bit Data Register with Clock Enable and Asynchronous Clear



## 概要

このデザイン エLEMENTは、クロック イネーブルと非同期クリアがある 8 ビットのデータレジスタです。クロック イネーブル (CE) が High、非同期クリア (CLR) が Low の場合、クロック (C) が Low から High に切り替わるときにデータ入力 (D) の値がデータ出力 (Q) に送られます。CLR が High になると、ほかの入力はすべて無視され、出力 (Q) が Low にリセットされます。CE が Low の場合、クロック遷移は無視されます。

電力を供給すると、レジスタは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力				出力
CLR	CE	Dz : D0	C	Qz : Q0
1	X	X	X	0
0	0	X	X	変化なし
0	1	Dn	↑	Dn
z = ビット幅 - 1				

## デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## FD8RE

### マクロ：8-Bit Data Register with Clock Enable and Synchronous Reset



## 概要

このデザイン エLEMENTは、8 ビットのデータレジスタです。クロック イネーブル入力 (CE) が High、同期リセット入力 (R) が Low の場合、クロック (C) が Low から High に切り替わるときに入力 (D) の値が対応する出力 (Q) に送られます。R が High になると、ほかの入力はすべて無視され、クロックが Low から High に切り替わるときに出力 (Q) の値が Low にリセットされます。CE が Low の場合、クロック遷移は無視されます。

電力を供給すると、レジスタは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力				出力
R	CE	Dz : D0	C	Qz : Q0
1	X	X	↑	0
0	0	X	X	変化なし
0	1	Dn	↑	Dn
z = ビット幅 - 1				

## デザインの入力方法

このELEMENTは、回路図でのみ使用できます。


## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## FDC

### プリミティブ：D Flip-Flop with Asynchronous Clear



## 概要

このデザイン エLEMENTは、データ入力 (D)、非同期クリア入力 (CLR)、データ出力 (Q) がある単一の D フリップフロップです。非同期 CLR が High になると、ほかのすべての入力は無視され、Q 出力が Low になります。CLR が Low の場合、クロックが Low から High に切り替わるときに D 入力の値がフリップフロップにロードされます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力
CLR	D	C	Q
1	X	X	0
0	D	↑	D

## デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- 『Virtex-4 FPGA ユーザー ガイド』(UG070)
- 『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』(DS302)

## FDC\_1

### プリミティブ : D Flip-Flop with Negative-Edge Clock and Asynchronous Clear



### 概要

FDC\_1 は、データ入力 (D)、非同期クリア入力 (CLR)、データ出力 (Q) がある単一の D タイプ フリップフロップです。非同期 CLR が High になると、ほかのすべての入力は無視され、Q 出力が Low になります。D 入力の値は、クロック (C) が High から Low に切り替わるときにフリップフロップにロードされます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力
CLR	D	C	Q
1	X	X	0
0	D	↓	D

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後の Q 出力の初期値を指定します。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## FDCE

### プリミティブ：D Flip-Flop with Clock Enable and Asynchronous Clear



## 概要

このデザイン エLEMENTは、クロック イネーブルと非同期クリアがある単一の D タイプ フリップフロップです。クロック イネーブル (CE) が High、非同期クリア (CLR) が Low の場合、クロック (C) が Low から High に切り替わるときにデータ入力 (D) の値がデータ出力 (Q) に送られます。CLR が High になると、ほかのすべての入力は無視され、出力 (Q) の値が Low にリセットされます。CE が Low の場合、クロック遷移は無視されます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力				出力
CLR	CE	D	C	Q
1	X	X	X	0
0	0	X	X	変化なし
0	1	D	↑	D

## デザインの入力方法

このELEMENTは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- 『Virtex-4 FPGA ユーザー ガイド』(UG070)
- 『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』(DS302)

## FDCE\_1

**プリミティブ：D Flip-Flop with Negative-Edge Clock, Clock Enable, and Asynchronous Clear**



### 概要

このデザイン エLEMENTは、データ (D)、クロック イネーブル (CE)、非同期クリア (CLR) の各入力とデータ出力 (Q) のある単一の D タイプ フリップフロップです。非同期 CLR が High になると、ほかのすべての入力は無視され、Q 出力が Low になります。CLR が Low、CE が High の場合、クロック (C) が High から Low に切り替わるときに D 入力の値がフリップフロップにロードされます。CE が Low の場合、クロック遷移は無視されます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力				出力
CLR	CE	D	C	Q
1	X	X	X	0
0	0	X	X	変化なし
0	1	D	↓	D

### デザインの入力方法

このELEMENTは、回路図で使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後の Q 出力の初期値を指定します。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## FDCP

### プリミティブ：D Flip-Flop with Asynchronous Preset and Clear



## 概要

このデザイン エLEMENTは、データ (D)、非同期プリセット (PRE)、クリア (CLR) の各入力とデータ出力 (Q) がある単一の D タイプ フリップフロップです。非同期 PRE が High になると、Q 出力が High にセットされます。CLR が High になると、出力が Low にリセットされます。PRE と CLR が Low の場合、クロック (C) が Low から High に切り替わる時に D 入力の値がフリップフロップにロードされます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力				出力
CLR	PRE	D	C	Q
1	X	X	X	0
0	1	X	X	1
0	0	D	↑	D

## デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## FDCEP\_1

### プリミティブ : D Flip-Flop with Negative-Edge Clock and Asynchronous Preset and Clear



## 概要

このデザイン エレメントは、データ (D)、非同期プリセット (PRE)、クリア (CLR) の各入力とデータ出力 (Q) がある単一の D タイプ フリップフロップです。非同期 PRE が High になると、Q 出力が High にセットされます。CLR が High になると、出力が Low にリセットされます。PRE と CLR が Low の場合、クロック (C) が High から Low に切り替わる時に D 入力の値がフリップフロップにロードされます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力				出力
CLR	PRE	D	C	Q
1	X	X	X	0
0	1	X	X	1
0	0	0	↓	0
0	0	1	↓	1

## デザインの入力方法

このエレメントは、回路図でのみ使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- 『Virtex-4 FPGA ユーザー ガイド』(UG070)
- 『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』(DS302)

## FDCPE

### プリミティブ：D Flip-Flop with Clock Enable and Asynchronous Preset and Clear



### 概要

このデザイン エLEMENTは、データ (D)、クロック イネーブル (CE)、非同期プリセット (PRE)、非同期クリア (CLR) の各入力とデータ出力 (Q) がある単一の D タイプ フリップフロップです。非同期 PRE が High になると Q 出力が High にセットされ、CLR が High になると出力が Low にリセットされます (CLR 入力の方が PRE 入力よりも優先される)。PRE と CLR が Low で CE が High の場合、クロック (C) が Low から High に切り替わるときに D 入力の値がフリップフロップにロードされます。CE が Low の場合クロック遷移は無視され、以前の値が保持されます。FDCPE は通常、スライスまたは IOB レジスタとしてインプリメントされます。

FPGA では電源が投入されると、INIT 属性を使用して指定した初期値に設定されます。GSR (グローバル セット/リセット) をアサートすると、INIT で指定した初期値に非同期で設定されます。

**注記：** 非同期のセットおよびリセットの使用がサポートされていますが、これらの使用は通常お勧めしません。非同期信号を使用するとタイミングの問題を検出および制御しにくく、ロジックの最適化に悪影響を及ぼし、同期セットまたはリセットを使用した場合に比べて消費電力が大きくなることがあります。

### 論理表

入力					出力
CLR	PRE	CE	D	C	Q
1	X	X	X	X	0
0	1	X	X	X	1
0	0	0	X	X	変化なし
0	0	1	D	↑	D

### ポートの説明

ポート名	方向	幅	機能
Q	出力	1	データ出力
C	入力	1	クロック入力
CE	入力	1	クロック イネーブル入力
CLR	入力	1	非同期クリア入力
D	入力	1	データ入力
PRE	入力	1	非同期セット入力

## デザインの入力方法

このELEMENTは、回路図で使用できます。

## 使用可能な属性

属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後および GSR 入力時の Q 出力の初期値を指定します。


## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## FDCPE\_1

**プリミティブ：D Flip-Flop with Negative-Edge Clock, Clock Enable, and Asynchronous Preset and Clear**



### 概要

FDCPE\_1 は、データ (D)、クロック イネーブル (CE)、非同期プリセット (PRE)、非同期クリア (CLR) の各入力とデータ出力 (Q) がある単一の D フリップフロップです。非同期 PRE が High になると、Q 出力が High にセットされます。CLR が High になると、出力が Low にリセットされます。PRE と CLR が Low で CE が High の場合、クロック (C) が High から Low に切り替わるときに D 入力の値がフリップフロップにロードされます。CE が Low の場合、クロック遷移は無視されます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力					出力
CLR	PRE	CE	D	C	Q
1	X	X	X	X	0
0	1	X	X	X	1
0	0	0	X	X	変化なし
0	0	1	D	↓	D

### ポートの説明

ポート名	方向	幅	機能
Q	出力	1	データ出力
C	入力	1	クロック入力
CE	入力	1	クロック イネーブル入力
CLR	入力	1	非同期クリア入力
D	入力	1	データ入力
PRE	入力	1	非同期セット入力

### デザインの入力方法

このエレメントは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後および GSR 入力時の Q 出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## FDE

### プリミティブ：D Flip-Flop with Clock Enable



## 概要

このデザイン エLEMENTは、データ入力 (D)、クロック イネーブル (CE)、データ出力 (Q) がある単一の D フリップフロップです。クロック イネーブルが High の場合、クロック (C) が Low から High に切り替わるときに D 入力の値がフリップフロップにロードされます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力
CE	D	C	Q
0	X	X	変化なし
1	0	↑	0
1	1	↑	1

## デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## FDE\_1

### プリミティブ : D Flip-Flop with Negative-Edge Clock and Clock Enable



## 概要

このデザイン エLEMENTは、データ入力 (D)、クロック イネーブル (CE)、データ出力 (Q) がある単一の D フリップフロップです。クロック イネーブルが High の場合、クロック (C) が High から Low に切り替わるときに D 入力の値がフリップフロップにロードされます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力
CE	D	C	Q
0	X	X	変化なし
1	0	↓	0
1	1	↓	1

## デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## FDP

### プリミティブ：D Flip-Flop with Asynchronous Preset



## 概要

このデザイン エLEMENTは、データ (D)、非同期プリセット (PRE) の各入力とデータ出力 (Q) がある単一の D フリップフロップです。非同期 PRE が High になると、ほかのすべての入力は無視され、Q 出力が High にプリセットされます。PRE が Low の場合、クロック (C) が Low から High に切り替わるときに D 入力の値がフリップフロップにロードされます。

FPGA では、電力を供給すると、フリップフロップは非同期にプリセットされ、出力が High になります。グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力
PRE	C	D	Q
1	X	X	1
0	↑	D	D

## デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	1	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## FDP\_1

## プリミティブ : D Flip-Flop with Negative-Edge Clock and Asynchronous Preset



## 概要

このデザイン エLEMENTは、データ (D)、非同期プリセット (PRE) の各入力とデータ出力 (Q) がある単一の D フリップフロップです。非同期 PRE が High になると、ほかのすべての入力は無視され、Q 出力が High にプリセットされます。PRE が Low の場合、クロック (C) が High から Low に切り替わるときに D 入力の値がフリップフロップにロードされます。

電力を供給すると、フリップフロップは非同期にプリセットされ、出力が High になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力
PRE	C	D	Q
1	X	X	1
0	↓	D	D

## デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	1	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## FDPE

### プリミティブ：D Flip-Flop with Clock Enable and Asynchronous Preset



## 概要

このデザイン エLEMENTは、データ (D)、クロック イネーブル (CE)、非同期プリセット (PRE) の各入力とデータ出力 (Q) がある単一の D フリップフロップです。非同期の PRE が High になると、ほかのすべての入力は無視され、Q 出力が High にセットされます。PRE が Low、CE が High の場合、クロック (C) が Low から High に切り替わる時に D 入力の値がフリップフロップにロードされます。CE が Low の場合、クロック遷移は無視されます。

FPGA では、電力を供給すると、フリップフロップは非同期にプリセットされ、出力が High になります。グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力				出力
PRE	CE	D	C	Q
1	X	X	X	1
0	0	X	X	変化なし
0	1	D	↑	D

## デザインの入力方法

このELEMENTは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	1	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## FDPE\_1

### プリミティブ : D Flip-Flop with Negative-Edge Clock, Clock Enable, and Asynchronous Preset



## 概要

このデザイン エレメントは、データ (D)、クロック イネーブル (CE)、非同期プリセット (PRE) の各入力とデータ出力 (Q) がある単一の D フリップフロップです。非同期の PRE が High になると、ほかのすべての入力は無視され、Q 出力が High にセットされます。PRE が Low、CE が High の場合、クロック (C) が High から Low に切り替わるときに D 入力の値がフリップフロップにロードされます。CE が Low の場合、クロック遷移は無視されます。

FPGA では、電力を供給すると、フリップフロップは非同期にプリセットされ、出力が High になります。グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力				出力
PRE	CE	D	C	Q
1	X	X	X	1
0	0	X	X	変化なし
0	1	D	↓	D

## デザインの入力方法

このエレメントは、回路図でのみ使用できます。

## 使用可能な属性

属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	1	コンフィギュレーション後の Q 出力の初期値を指定します。


## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)



## FDR

### プリミティブ：D Flip-Flop with Synchronous Reset



## 概要

このデザイン エLEMENTは、データ (D)、同期リセット (R) の各入力とデータ出力 (Q) がある単一の D タイプ フリップフロップです。同期リセット入力 (R) が High になると、ほかの入力は無視され、クロック (C) が Low から High に切り替わるときに出力 (Q) が Low にリセットされます。R が Low の場合、クロックが Low から High に切り替わるときに D 入力の値がフリップフロップにロードされます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力
R	D	C	Q
1	X	↑	0
0	D	↑	D

## デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## FDR\_1

### プリミティブ : D Flip-Flop with Negative-Edge Clock and Synchronous Reset



### 概要

このデザイン エレメントは、データ (D)、同期リセット (R) の各入力とデータ出力 (Q) がある単一の D タイプ フリップフロップです。同期リセット入力 (R) が High になると、ほかの入力は無視され、クロック (C) が High から Low に切り替わるときに出力 (Q) が Low にリセットされます。R が Low の場合、クロック (C) が High から Low に切り替わるときに D 入力の値がフリップフロップにロードされます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力
R	D	C	Q
1	X	↓	0
0	D	↓	D

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後の Q 出力の初期値を指定します。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## FDRE

### プリミティブ：D Flip-Flop with Clock Enable and Synchronous Reset



## 概要

このデザイン エLEMENTは、データ (D)、クロック イネーブル (CE)、同期リセット (R) の各入力とデータ出力 (Q) がある単一の D タイプ フリップフロップです。同期リセット入力 (R) が High になると、ほかの入力は無視され、クロック (C) が Low から High に切り替わるときに出力 (Q) が Low にリセットされます。R が Low、CE が High の場合、クロックが Low から High に切り替わるときに D 入力の値がフリップフロップにロードされます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力				出力
R	CE	D	C	Q
1	X	X	↑	0
0	0	X	X	変化なし
0	1	D	↑	D

## デザインの入力方法

このELEMENTは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## FDRE\_1

**プリミティブ : D Flip-Flop with Negative-Clock Edge, Clock Enable, and Synchronous Reset**



### 概要

FDRE\_1 は、データ (D)、クロック イネーブル (CE)、同期リセット (R) の各入力とデータ出力 (Q) がある単一の D タイプ フリップフロップです。同期リセット入力 (R) が High になると、ほかの入力は無視され、クロック (C) が High から Low に切り替わるときに出力 (Q) が Low にリセットされます。R が Low で CE が High の場合、クロック (C) が High から Low に切り替わるときに D 入力の値がフリップフロップにロードされます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力				出力
R	CE	D	C	Q
1	X	X	↓	0
0	0	X	X	変化なし
0	1	D	↓	D

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後の Q 出力の初期値を指定します。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ 特性』\(DS302\)](#)

## FDRS

### プリミティブ：D Flip-Flop with Synchronous Reset and Set



### 概要

FDRS は、データ (D)、同期セット (S)、同期リセット (R) の各入力とデータ出力 (Q) がある単一の D タイプ フリップフロップです。同期リセット入力 (R) が High になると、ほかの入力は無視され、クロック (C) が Low から High に切り替わる時に出力 (Q) が Low にリセットされます (リセットがセットよりも優先される)。S が High、R が Low の場合、クロックが Low から High に切り替わる時にフリップフロップがセットされ、出力が High になります。R と S が Low の場合、クロックが Low から High に切り替わる時に D 入力の値がフリップフロップにロードされます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力				出力
R	S	D	C	Q
1	X	X	↑	0
0	1	X	↑	1
0	0	D	↑	D

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後の Q 出力の初期値を指定します。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## FDRS\_1

### プリミティブ : D Flip-Flop with Negative-Clock Edge and Synchronous Reset and Set



### 概要

FDRS\_1 は、データ (D)、同期セット (S)、同期リセット (R) の各入力とデータ出力 (Q) がある単一の D タイプ フリップフロップです。同期リセット入力 (R) が High になると、ほかの入力は無視され、クロック (C) が Low から High に切り替わる時に出力 (Q) が Low にリセットされます (リセットがセットよりも優先される)。S が High、R が Low の場合、クロックが High から Low に切り替わる時にフリップフロップがセットされ、出力が High になります。R と S が Low の場合、クロックが High から Low に切り替わる時に D 入力の値がフリップフロップにロードされます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力				出力
R	S	D	C	Q
1	X	X	↓	0
0	1	X	↓	1
0	0	D	↓	D

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後の Q 出力の初期値を指定します。

### 詳細情報

- 『Virtex-4 FPGA ユーザー ガイド』(UG070)
- 『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』(DS302)

## FDRSE

**プリミティブ : D Flip-Flop with Synchronous Reset and Set and Clock Enable**



### 概要

FDRSE は、同期リセット (R)、同期セット (S)、クロック イネーブル (CE) の各入力とデータ出力 (Q) がある単一の D タイプ フリップフロップです。同期リセット入力 (R) が High になると、ほかの入力は無視され、クロック (C) が Low から High に切り替わるときに出力 (Q) が Low にリセットされます (リセットがセットよりも優先される)。セット入力 (S) が High、R が Low の場合、クロック (C) が Low から High に切り替わるときにフリップフロップがセットされ、出力が High になります。R と S が Low、CE が High の場合、クロックが Low から High に切り替わるときに D 入力の値がフリップフロップにロードされます。

電源が投入されると、INIT 属性を使用して指定した初期値に設定されます。GSR (グローバル セット/リセット) をアサートすると、INIT で指定した初期値に非同期で設定されます。

### 論理表

入力					出力
R	S	CE	D	C	Q
1	X	X	X	↑	0
0	1	X	X	↑	1
0	0	0	X	X	変化なし
0	0	1	1	↑	1
0	0	1	0	↑	0

### デザインの入力方法

このエレメントは、回路図で使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後および GSR 入力時の Q 出力の初期値を指定します。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## FDRSE\_1

**プリミティブ**：D Flip-Flop with Negative-Clock Edge, Synchronous Reset and Set, and Clock Enable



### 概要

FDRSE\_1 は、同期リセット (R)、同期セット (S)、クロック イネーブル (CE) の各入力とデータ出力 (Q) がある単一の D タイプ フリップフロップです。同期リセット入力 (R) が High になると、ほかの入力は無視され、クロック (C) が High から Low に切り替わるときに、出力 (Q) が Low にリセットされます (リセットがセットよりも優先される)。S が High、R が Low の場合、クロック (C) が High から Low に切り替わるときにフリップフロップがセットされ、出力が High になります。R と S が Low で CE が High の場合、クロックが High から Low に切り替わるときに D 入力の値がフリップフロップにロードされます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力					出力
R	S	CE	D	C	Q
1	X	X	X	↓	0
0	1	X	X	↓	1
0	0	0	X	X	変化なし
0	0	1	D	↓	D

### デザインの入力方法

このエレメントは、回路図で使用できます。

### 使用可能な属性

属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後および GSR 入力時の Q 出力の初期値を指定します。


### 詳細情報

- 『Virtex-4 FPGA ユーザー ガイド』(UG070)
- 『Virtex-4 FPGA データシート：DC 特性およびスイッチ 特性』(DS302)



## FDS

### プリミティブ：D Flip-Flop with Synchronous Set



## 概要

FDS は、データ (D)、同期セット (S) の各入力とデータ出力 (Q) がある単一の D タイプ フリップフロップです。同期セット入力が High になると、クロック (C) が Low から High に切り替わるときに Q 出力が High にセットされます。S が Low の場合、クロック (C) が Low から High に切り替わるときに D 入力の値がフリップフロップにロードされます。

FPGA では、電力を供給すると、フリップフロップは非同期にプリセットされ、出力が High になります。グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力
S	D	C	Q
1	X	↑	1
0	D	↑	D

## デザインの入力方法

このエレメントは、回路図でのみ使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	1	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- 『Virtex-4 FPGA ユーザー ガイド』(UG070)
- 『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』(DS302)

## FDS\_1

### プリミティブ : D Flip-Flop with Negative-Edge Clock and Synchronous Set



## 概要

FDS は、データ (D)、同期セット (S) の各入力とデータ出力 (Q) がある単一の D タイプ フリップフロップです。同期セット入力が High になると、クロック (C) が Low から High に切り替わるときに Q 出力が High にセットされます。S が Low の場合、クロック (C) が Low から High に切り替わるときに D 入力の値がフリップフロップにロードされます。

電力を供給すると、フリップフロップは非同期にプリセットされ、出力が High になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力
S	D	C	Q
1	X	↓	1
0	D	↓	D

## デザインの入力方法

このエレメントは、回路図でのみ使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	1	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## FDSE

### プリミティブ：D Flip-Flop with Clock Enable and Synchronous Set



## 概要

FDSE は、データ (D)、クロック イネーブル (CE)、同期セット (S) の各入力とデータ出力 (Q) がある単一の D タイプ フリップフロップです。同期セット (S) 入力が High になると、クロック イネーブル (CE) 入力は無視され、クロック (C) が Low から High に切り替わるときに Q 出力が High にセットされます。S が Low、CE が High の場合、クロック (C) が Low から High に切り替わるときに D 入力の値がフリップフロップにロードされます。

FPGA では、電力を供給すると、フリップフロップは非同期にプリセットされ、出力が High になります。グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力				出力
S	CE	D	C	Q
1	X	X	↑	1
0	0	X	X	変化なし
0	1	D	↑	D

## デザインの入力方法

このエレメントは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	1	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## FDSE\_1

プリミティブ : D Flip-Flop with Negative-Edge Clock, Clock Enable, and Synchronous Set



### 概要

FDSE\_1 は、データ (D)、クロック イネーブル (CE)、同期セット (S) の各入力とデータ出力 (Q) がある単一の D フリップフロップです。同期セット (S) 入力が High になると、クロック イネーブル (CE) 入力は無視され、クロック (C) が High から Low に切り替わるときに Q 出力が High にセットされます。S が Low、CE が High の場合、クロック (C) が High から Low に切り替わるときに D 入力の値がフリップフロップにロードされます。

電力を供給すると、フリップフロップは非同期にプリセットされ、出力が High になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力				出力
S	CE	D	C	Q
1	X	X	↓	1
0	0	X	X	変化なし
0	1	D	↓	D

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	1	コンフィギュレーション後の Q 出力の初期値を指定します。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## FIFO16

### プリミティブ：Virtex-4 Block RAM Based, Built-In FIFO



## 概要

多くの FPGA デザインでは、ブロック RAM を使用して FIFO をインプリメントします。Virtex®-4 アーキテクチャでは、ブロック RAM に含まれる専用ロジックにより、同期または非同期 FIFO を簡単にインプリメントできます。カウンタ、コンパレータ、またはステータス フラグの生成に追加の CLB ロジックを使用することなく、1 つのブロック RAM リソースで 1 つの FIFO を作成できます。標準モードと FWFT (First Word Fall Through) モードがサポートされています。

**標準モード：** 空の FIFO に最初のワードが書き込まれると、EMPTY フラグは RDCLK に同期してディASSERTされます。EMPTY フラグが Low にディASSERTされ、RDEN がアサートされると、RDCLK の立ち上がりエッジで DOUT に最初のワードが出力されます。

**FWFT (First Word Fall Through) モード：** 空の FIFO に最初のワードが書き込まれると、RDEN がアサートされなくても、その値が RDCLK の数サイクル後に DOUT に出力されます。この後読み出し操作を行うには、EMPTY が Low、RDEN が High になっている必要があります。

**注記：** デュアル クロック モードで独立したクロックを使用する場合、読み出しクロック エッジと書き込みクロック エッジ間のオフセットによっては、Empty、Almost Empty、Full、および Almost Full フラグが 1 クロック サイクル後にディASSERTされることがあります。クロックが非同期のため、シミュレーション モデルではアーキテクチャのユーザー ガイドに示されているディASSERTレイテンシ サイクルのみが反映されます。

次の表に、2 つのモードでの FIFO の容量を示します。

標準モード	FWFT モード
4k + 1 エントリ X 4 ビット	4k + 2 エントリ X 4 ビット
2k + 1 エントリ X 9 ビット	2k + 2 エントリ X 9 ビット
1k + 1 エントリ X 18 ビット	1k + 2 エントリ X 18 ビット
512 + 1 エントリ X 36 ビット	512 + 2 エントリ X 36 ビット

ブロック RAM は、同期または非同期操作用に、別々の読み出し/書き込みクロックを使用した非同期 FIFO メモリとしてコンフィギュレーションできます。ブロック RAM のポート A は FIFO 読み出しポートとして、ポート B は FIFO 書き込みポートとして使用します。データは、読み出しクロックの立ち上がりエッジで FIFO から読み出され、書き込みクロックの立ち上がりエッジで FIFO に書き込まれます。FIFO モードでは、読み出しポートと書き込みポートの幅を別々に選択できません。

使用可能なステータス フラグは、次のとおりです。

- ・ **フル (FULL)** : WRCLK に同期しています。FIFO にデータを書き込むスペースがなくなると、FULL がアサートされます。FIFO がフルになると、書き込みポインターは停止します。これにより、読み出しポインターと書き込みポインターにより同じエントリが指定され、オーバーフローは発生しません。FULL フラグは出力でレジスタを介し、1 書き込みクロック サイクル後にアサートされます。最後のエントリが読み出されると、3 クロック サイクル以内に WRCLK に同期してディアサートされます。
- ・ **空 (EMPTY)** : RDCLK に同期しています。
- ・ **ほぼフル (AFULL)** : WRCLK に同期しています。FIFO の空きスペースが ALMOST\_FULL\_OFFSET で指定した値よりも少なくなるとアサートされ、書き込みを停止するよう警告します。FIFO の空きスペースが ALMOST\_FULL\_OFFSET で指定した値より大きくなると、WRCLK に同期してディアサートされます。
- ・ **ほぼ空 (AEMPTY)** : RDCLK に同期しています。
- ・ **書き込みカウント (WRCOUNT)** : WRCLK に同期しています。
- ・ **書き込みエラー (WRERR)** : WRCLK に同期しています。FULL フラグがアサートされた後に書き込みを実行すると、WRERR フラグがアサートされます。ライト イネーブルまたは FULL が Low にディアサートされると、WRERR はディアサートされます。この信号は、WRCLK に同期しています。
- ・ **読み出しカウント (RDCOUNT)** : RDCLK に同期しています。
- ・ **読み出しエラー (RDERR)** : RDCLK に同期しています。

## ポートの説明

ポート名	方向	機能
DI	入力	データ入力
DIP	入力	パリティ ビット入力
WREN	入力	ライト イネーブル。WREN = 1 の場合、データがメモリに書き込まれます。WREN = 0 の場合、書き込みはディスエーブルになります。
WRCLK	入力	書き込みクロック
RDEN	入力	リード イネーブル。RDEN = 1 の場合、データが出力レジスタに読み出されます。RDEN = 0 の場合、読み出しはディスエーブルになります。
RDCLK	入力	読み出しクロック
RESET	入力	FIFO 機能、フラグ、ポインターの非同期リセット
DO	出力	データ出力 (RDCLK に同期)
DOP	出力	パリティ ビット出力 (RDCLK に同期)
FULL	出力	FIFO メモリのすべてのエントリがフルであることを示します。
ALMOSTFULL	出力	FIFO メモリのほぼすべてのエントリがフルであることを示します。WRCLK に同期しています。値はユーザーが設定できます。
EMPTY	出力	FIFO が空であることを示します。この出力がアサートされると、読み出しは行われません。RDCLK に同期しています。
ALMOSTEMPTY	出力	FIFO のほぼすべての有効エントリが読み出されたことを示します。RDCLK に同期しています。値はユーザーが設定できます。
RDCOUNT	出力	FIFO データ読み出しポインター。RDCLK に同期しています。最大読み出しポインター値に達すると、0 に戻ります。
WRCOUNT	出力	FIFO データ書き込みポインター。WRCLK に同期しています。最大書き込みポインター値に達すると、0 に戻ります。

ポート名	方向	機能
WRERR	出力	FIFO がフルのときに書き込みを行うとアサートされます。WRCLK に同期しています。
RDERR	出力	FIFO が空のときに読み出しを行うとアサートされます。RDCLK に同期しています。

## デザインの入力方法

このエレメントは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
ALMOST_EMPTY_OFFSET	16 進数	12 ビット値	すべて 0	ほぼ空の状態を検出するしきい値を指定します。
ALMOST_FULL_OFFSET	16 進数	12 ビット値	すべて 0	ほぼフルの状態を検出するしきい値を指定します。
DATA_WIDTH	整数	4、9、18、36	36	データ幅を指定します。
FIRST_WORD_FALL_THROUGH	ブール代数	FALSE、TRUE	FALSE	FIFO FWFT をオン/オフに設定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## FJKC

### マクロ：J-K Flip-Flop with Asynchronous Clear



### 概要

このデザイン エレメントは、J、K、非同期クリア (CLR) の各入力とデータ出力 (Q) がある単一の J-K タイプ フリップフロップです。非同期クリア入力 (CLR) が High になると、ほかのすべての入力は無視され、Q 出力が Low にリセットされます。CLR が Low になると、次の論理表に示すように、クロックが Low から High に切り替わるときに、J および K 入力の値に応じて出力の値が変化します。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力				出力
CLR	J	K	C	Q
1	X	X	X	0
0	0	0	↑	変化なし
0	0	1	↑	0
0	1	0	↑	1
0	1	1	↑	トグル

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。

### 使用可能な属性

属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後の Q 出力の初期値を指定します。


### 詳細情報

- 『Virtex-4 FPGA ユーザー ガイド』(UG070)
- 『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』(DS302)



## FJKCE

マクロ：J-K Flip-Flop with Clock Enable and Asynchronous Clear



### 概要

このデザイン エLEMENTは、J、K、クロック イネーブル (CE)、非同期クリア (CLR) の各入力とデータ出力 (Q) がある単一の J-K タイプ フリップフロップです。非同期クリア (CLR) が High になると、ほかのすべての入力は無視され、Q 出力が Low にリセットされます。CLR が Low、CE が High の場合、次の論理表に示すように、クロックが Low から High に切り替わるたびに、J および K 入力の値に応じて Q の値が変化します。CE が Low の場合、クロック遷移は無視されます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力					出力
CLR	CE	J	K	C	Q
1	X	X	X	X	0
0	0	X	X	X	変化なし
0	1	0	0	X	変化なし
0	1	0	1	↑	0
0	1	1	0	↑	1
0	1	1	1	↑	トグル

### デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後の Q 出力の初期値を指定します。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## FJKP

### マクロ : J-K Flip-Flop with Asynchronous Preset



X3754

## 概要

このデザイン エレメントは、J、K、非同期プリセット (PRE) の各入力とデータ出力 (Q) がある単一の J-K フリップフロップです。非同期プリセット入力 (PRE) が High になると、ほかのすべての入力は無視され、Q 出力が High にセットされます。PRE が Low の場合、次の論理表に示すように、クロックが Low から High に切り替わるときに、J および K 入力の値に応じて Q の値が変化します。

FPGA では、電力を供給すると、フリップフロップは非同期にプリセットされ、出力が High になります。グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力				出力
PRE	J	K	C	Q
1	X	X	X	1
0	0	0	X	変化なし
0	0	1	↑	0
0	1	0	↑	1
0	1	1	↑	トグル

## デザインの入力方法

このエレメントは、回路図でのみ使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	1	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## FJKPE

### マクロ：J-K Flip-Flop with Clock Enable and Asynchronous Preset



## 概要

このデザイン エレメントは、J、K、クロック イネーブル (CE)、非同期プリセット (PRE) の各入力とデータ出力 (Q) がある単一の J-K フリップフロップです。非同期プリセット (PRE) が High になると、ほかのすべての入力は無視され、Q 出力が High にセットされます。PRE が Low、CE が High の場合、次の論理表に示すように、クロック (C) が Low から High に切り替わるときに、J および K 入力の値に応じて Q 出力の値が変化します。CE が Low の場合、クロック遷移は無視されます。

FPGA では、電力を供給すると、フリップフロップは非同期にプリセットされ、出力が High になります。グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力					出力
PRE	CE	J	K	C	Q
1	X	X	X	X	1
0	0	X	X	X	変化なし
0	1	0	0	X	変化なし
0	1	0	1	↑	0
0	1	1	0	↑	1
0	1	1	1	↑	トグル

## デザインの入力方法

このエレメントは、回路図でのみ使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	1	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## FJKRSE

マクロ : J-K Flip-Flop with Clock Enable and Synchronous Reset and Set



## 概要

このデザイン エレメントは、J、K、同期リセット (R)、同期セット (S)、クロック イネーブル (CE) の各入力とデータ出力 (Q) がある単一の J-K フリップフロップです。同期リセット (R) が High になると、ほかのすべての入力は無視され、クロック (C) が Low から High に切り替わるときに Q が Low にリセットされます。同期セット (S) が High、R が Low の場合、Q 出力が High にセットされます。R と S が Low、CE が High の場合、次の論理表に示すように、クロック (C) が Low から High に切り替わるときに、J および K 入力の値に応じて Q 出力が変化します。CE が Low の場合、クロック遷移は無視されます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力						出力
R	S	CE	J	K	C	Q
1	X	X	X	X	↑	0
0	1	X	X	X	↑	1
0	0	0	X	X	X	変化なし
0	0	1	0	0	X	変化なし
0	0	1	0	1	↑	0
0	0	1	1	0	↑	1
0	0	1	1	0	↑	1
0	0	1	1	1	↑	トグル

## デザインの入力方法

このエレメントは、回路図でのみ使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## FJKSRE

マクロ : J-K Flip-Flop with Clock Enable and Synchronous Set and Reset



### 概要

このデザイン エレメントは、J、K、同期セット (S)、同期リセット (R)、クロック イネーブル (CE) の各入力とデータ出力 (Q) がある単一の J-K タイプ フリップフロップです。同期セット (S) が High になると、ほかのすべての入力は無視され、クロック (C) が Low から High に切り替わるときに Q が High にセットされます。同期リセット (R) が High、S が Low の場合、出力 Q が Low にリセットされます。S と R が Low、CE が High の場合、次の論理表に示すように、クロック (C) が Low から High に切り替わるときに、J および K 入力の値に応じて Q 出力が変化します。CE が Low の場合、クロック 遷移は無視されます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力						出力
S	R	CE	J	K	C	Q
1	X	X	X	X	↑	1
0	1	X	X	X	↑	0
0	0	0	X	X	X	変化なし
0	0	1	0	0	X	変化なし
0	0	1	0	1	↑	0
0	0	1	1	0	↑	1
0	0	1	1	1	↑	トグル

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。

### 使用可能な属性

属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	1	コンフィギュレーション後の Q 出力の初期値を指定します。




## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## FMAP

**プリミティブ：F Function Generator Partitioning Control Symbol**



### 概要

FMAP シンボルは、ロジックをスライスのファンクション ジェネレーターにマップするために使用されます。特定の回路図設計エディターでこの属性を指定する方法は、該当する CAE ツールのマニュアルを参照してください。

マップ プログラムの自由度を定義する場合は、MAP=type パラメーターを FMAP シンボルと共に使用します。MAP のオプション文字とその意味を次の表に示します。

MAP のオプション文字	機能
P	ピン
C	クローズ：CLB にロジックを追加したり、CLB からロジックを削除することはできません。
L	ロック：CLB ピンをロックします。
O	オープン：CLB にロジックを追加したり、CLB からロジックを削除できます。
U	アンロック：CLB ピンをロックしません。

FMAP の MAP パラメーターには、MAP=PUC、MAP=PLC、MAP=PLO、MAP=PUO を使用できます。デフォルトは PUO です。「オープン」パラメーターのいずれか (PLO または PUO) を使用する場合は、出力信号のみを指定してください。

**注記：**現時点では、PUC と PUO のみが有効です。PLC は PUC に、PLO は PUO に変換されます。

LOC 属性を使用すると、FMAP シンボルを特定の CLB 位置に割り当てることができます。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## FRAME\_ECC\_VIRTEX4

**プリミティブ**：Reads a Single, Virtex®-4 Configuration Frame and Computes a Hamming, Single-Error Correction, Double-Error Detection Syndrome



### 概要

このデザイン エLEMENTは、Virtex®-4 の 1312 ビットのコンフィギュレーション フレームを 32 ビットずつ読み出します。その後、ハミング誤り訂正、ダブル エラー検出シンドローム値を算出します。これにより、フレーム ビットの 1 つに誤りがある場合に、訂正が必要なが示されます。2 ビットの誤りがあることも検出されますが、これは訂正できません。FRAME\_ECC\_VIRTEX4 プリミティブでは、変更されたビットは訂正されません。

### ポートの説明

ポート名	方向	幅	機能
ERROR	出力	1	誤り出力。誤りが存在することを示します。
SYNDROME	出力	12	誤りビットの位置。誤りの位置と、0、1、または 2 ビットの誤りが存在することを示します。
SYNDROMEVALID	出力	1	High の場合、フレームに 0、1、または 2 ビットの誤りがあることを示します。フレームリードバックが終了すると High にアサートされます。

### デザインの入力方法

このELEMENTは、回路図で使用できます。

### SYNDROME の値と対応する誤りステータス

SYNDROME ビット 11	SYNDROME ビット 10 ~ 0	誤りステータス
0	すべて 0	ビット誤りなし
0	0 以外	1 ビット誤りが存在 (SYNDROME 値は誤りビットの位置を示す)
1	すべて 0	2 ビット誤りが存在 (訂正不可)


注記：上記の表の値は、SYNDROME\_VALID が High の場合にのみ適用されます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## FTC

### マクロ : Toggle Flip-Flop with Asynchronous Clear



## 概要

このデザイン エレメントは、リセット可能な同期トグル フリップフロップです。非同期クリア入力 (CLR) が High になると、ほかのすべての入力は無視され、出力 (Q) が Low にリセットされます。トグル イネーブル入力 (T) が High、CLR が Low の場合、クロックが Low から High に切り替わるときに Q 出力がトグルし、値が変化します。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力
CLR	T	C	Q
1	X	X	0
0	0	X	変化なし
0	1	↑	トグル

## デザインの入力方法

このエレメントは、CPLD を使用しているときはインスタンスエートできますが、FPGA を使用しているときはインスタンスエートできません。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## FTCE

マクロ：Toggle Flip-Flop with Clock Enable and Asynchronous Clear



### 概要

このデザイン エLEMENTは、トグル イネーブル、クロック イネーブル、非同期クリアがあるトグル フリップフロップです。非同期クリア入力 (CLR) が High になると、ほかのすべての入力は無視され、出力 (Q) の値が Low にリセットされます。CLR が Low、トグル イネーブル (T) とクロック イネーブル (CE) が High の場合、クロック (C) が Low から High に切り替わるときに Q 出力がトグルし、値が変化します。CE が Low の場合、クロック遷移は無視されます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力				出力
CLR	CE	T	C	Q
1	X	X	X	0
0	0	X	X	変化なし
0	1	0	X	変化なし
0	1	1	↑	トグル

### デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後の Q 出力の初期値を指定します。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## FTCLE

マクロ : Toggle/Loadable Flip-Flop with Clock Enable and Asynchronous Clear



### 概要

このデザイン エレメントは、トグル イネーブル、クロック イネーブル、非同期クリアがあるロード可能なトグル フリップフロップです。非同期クリア入力 (CLR) が High になると、ほかのすべての入力は無視され、出力 Q が Low にリセットされます。ロード イネーブル入力 (L) が High、CLR が Low の場合、クロック イネーブル (CE) は無視され、クロック (C) が Low から High に切り替わるときに、データ入力 (D) の値がフリップフロップにロードされます。トグル イネーブル (T) と CE が High、L と CLR が Low の場合、クロックが Low から High に切り替わるときに出力 Q がトグルし、値が変化します。CE が Low の場合、クロック遷移は無視されます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力						出力
CLR	L	CE	T	D	C	Q
1	X	X	X	X	X	0
0	1	X	X	D	↑	D
0	0	0	X	X	X	変化なし
0	0	1	0	X	X	変化なし
0	0	1	1	X	↑	トグル

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## FTCLEX

マクロ : Toggle/Loadable Flip-Flop with Clock Enable and Asynchronous Clear



### 概要

このデザイン エレメントは、トグル イネーブル、クロック イネーブル、非同期クリアがあるロード可能なトグル フリップフロップです。非同期クリア入力 (CLR) が High になると、ほかのすべての入力は無視され、出力 Q が Low にリセットされます。ロード イネーブル入力 (L) と CE が High、CLR が Low の場合、クロック (C) が Low から High に切り替わる時に、入力 (D) の値がフリップフロップにロードされます。トグル イネーブル (T) と CE が High、L と CLR が Low の場合、クロックが Low から High に切り替わる時に出力 Q がトグルし、値が変化します。CE が Low の場合、クロック遷移は無視されます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力						出力
CLR	L	CE	T	D	C	Q
1	X	X	X	X	X	0
0	1	X	X	D	↑	D
0	0	0	X	X	X	変化なし
0	0	1	0	X	X	変化なし
0	0	1	1	X	↑	トグル

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。

### 使用可能な属性

属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後の Q 出力の初期値を指定します。




## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## FTP

### マクロ : Toggle Flip-Flop with Asynchronous Preset



## 概要

このデザイン エレメントは、トグル イネーブルと非同期プリセットがあるトグル フリップフロップです。非同期プリセット入力 (PRE) が High になると、ほかのすべての入力は無視され、出力 Q が High にセットされます。トグル イネーブル入力 (T) が High、PRE が Low の場合、クロック (C) が Low から High に切り替わるときに出力 Q がトグルし、値が変化します。

FPGA では、電力を供給すると、フリップフロップは非同期にプリセットされ、出力が High になります。グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力
PRE	T	C	Q
1	X	X	1
0	0	X	変化なし
0	1	↑	トグル

## デザインの入力方法

このエレメントは、回路図でのみ使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	1	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## FTPE

### マクロ : Toggle Flip-Flop with Clock Enable and Asynchronous Preset



## 概要

このデザイン エLEMENTは、トグル イネーブル、クロック イネーブル、非同期プリセットがあるトグル フリップフロップです。非同期プリセット入力 (PRE) が High になると、ほかのすべての入力は無視され、出力 Q が High にセットされます。トグル イネーブル入力 (T) とクロック イネーブル入力 (CE) が High、PRE が Low の場合、クロックが Low から High に切り替わる時に出力 Q がトグルし、値が変化します。CE が Low の場合、クロック遷移は無視されます。

FPGA では、電力を供給すると、フリップフロップは非同期にプリセットされ、出力が High になります。グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力				出力
PRE	CE	T	C	Q
1	X	X	X	1
0	0	X	X	変化なし
0	1	0	X	変化なし
0	1	1	↑	トグル

## デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	1	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## FTPLE

マクロ : Toggle/Loadable Flip-Flop with Clock Enable and Asynchronous Preset



### 概要

このデザイン エLEMENTは、トグル イネーブル、クロック イネーブル、非同期プリセットがあるロード可能なトグル フリップフロップです。非同期プリセット入力 (PRE) が High になると、ほかのすべての入力は無視され、出力 Q が High にセットされます。ロード イネーブル入力 (L) が High、PRE が Low の場合、クロック イネーブル (CE) は無視され、クロックが Low から High に切り替わるときに、D の値がフリップフロップにロードされます。L と PRE が Low、トグル イネーブル入力 (T) と CE が High の場合、クロックが Low から High に切り替わるときに出力 Q がトグルし、値が変化します。CE が Low の場合、クロック遷移は無視されます。

FPGA では、電力を供給すると、フリップフロップは非同期にプリセットされ、出力が High になります。グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力						出力
PRE	L	CE	T	D	C	Q
1	X	X	X	X	X	1
0	1	X	X	D	↑	D
0	0	0	X	X	X	変化なし
0	0	1	0	X	X	変化なし
0	0	1	1	X	↑	トグル

### デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	1	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## FTRSE

マクロ : Toggle Flip-Flop with Clock Enable and Synchronous Reset and Set



### 概要

このデザイン エレメントは、トグル イネーブル、クロック イネーブル、同期セット、同期リセットがあるトグル フリップフロップです。同期リセット入力 (R) が High になると、ほかのすべての入力は無視され、クロック (C) が Low から High に切り替わるときに、出力 (Q) の値が Low にリセットされます。R が Low、同期セット入力 (S) が High の場合、クロック イネーブル入力 (CE) は無視され、クロック (C) が Low から High に切り替わるときに、出力 Q が High にセットされます (リセットがセットよりも優先される)。トグル イネーブル入力 (T) と CE が High、S と R が Low の場合、クロック (C) が Low から High に切り替わるときに出力 Q がトグルし、値が変化します。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力					出力
R	S	CE	T	C	Q
1	X	X	X	↑	0
0	1	X	X	↑	1
0	0	0	X	X	変化なし
0	0	1	0	X	変化なし
0	0	1	1	↑	トグル

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## FTRSLE

マクロ : Toggle/Loadable Flip-Flop with Clock Enable and Synchronous Reset and Set



### 概要

このデザイン エレメントは、トグル イネーブル、クロック イネーブル、同期セット、同期リセットがあるロード可能なトグル フリップフロップです。同期リセット入力 (R) が High になると、ほかのすべての入力は無視され、クロック (C) が Low から High に切り替わるときに、出力 (Q) が Low にリセットされます (リセットがセットよりも優先される)。R が Low、同期セット入力 (S) が High の場合、クロック イネーブル入力 (CE) は無視され、クロック (C) が Low から High に切り替わるときに、出力 Q が High にセットされます。R と S が Low、ロード イネーブル入力 (L) が High の場合、CE は無視され、クロック (C) が Low から High に切り替わるときに、データ入力 (D) の値がフリップフロップにロードされます。R、S、L が Low、CE とトグル イネーブル (T) が High の場合、クロック (C) が Low から High に切り替わるときに出力 Q がトグルし、値が変化します。CE が Low の場合、クロック遷移は無視されます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力							出力
R	S	L	CE	T	D	C	Q
1	0	X	X	X	X	↑	0
0	1	X	X	X	X	↑	1
0	0	1	X	X	1	↑	1
0	0	1	X	X	0	↑	0
0	0	0	0	X	X	X	変化なし
0	0	0	1	0	X	X	変化なし
0	0	0	1	1	X	↑	トグル

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。



## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## FTSRE

マクロ：Toggle Flip-Flop with Clock Enable and Synchronous Set and Reset



### 概要

このデザイン エレメントは、トグル イネーブル、クロック イネーブル、同期セット、同期リセットがあるトグル フリップフロップです。同期セット入力 (S) が High になると、ほかのすべての入力は無視され、クロック (C) が Low から High に切り替わるときに、データ出力 (Q) が High にセットされます (セットがリセットよりも優先される)。同期リセット (R) が High、S が Low の場合、クロック イネーブル入力 (CE) は無視され、クロック (C) が Low から High に切り替わるときに、出力 Q が Low にリセットされます。トグル イネーブル入力 (T) と CE が High、S と R が Low の場合、クロック (C) が Low から High に切り替わるときに出力 Q がトグルし、値が変化します。CE が Low の場合、クロック遷移は無視されます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力					出力
S	R	CE	T	C	Q
1	X	X	X	↑	1
0	1	X	X	↑	0
0	0	0	X	X	変化なし
0	0	1	0	X	変化なし
0	0	1	1	↑	トグル

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	1	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## FTSRLE

マクロ : Toggle/Loadable Flip-Flop with Clock Enable and Synchronous Set and Reset



### 概要

このデザイン エレメントは、トグル イネーブル、クロック イネーブル、同期セット、同期リセットがあるロード可能なトグル フリップフロップです。同期セット入力 (S) が High になると、ほかのすべての入力は無視され、クロック (C) が Low から High に切り替わるときに、データ出力 (Q) が High にセットされます (セットがリセットよりも優先される)。同期リセット (R) が High、S が Low の場合、クロック イネーブル入力 (CE) は無視され、クロック (C) が Low から High に切り替わるときに、出力 Q が Low にリセットされます。ロード イネーブル入力 (L) が High、S と R が Low の場合、CE は無視され、クロックが Low から High に切り替わるときに、入力 (D) の値がフリップフロップにロードされます。トグル イネーブル入力 (T) と CE が High、S、R、L が Low の場合、クロック (C) が Low から High に切り替わるときに出力 Q がトグルし、値が変化します。CE が Low の場合、クロック遷移は無視されます。

FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力							出力
S	R	L	CE	T	D	C	Q
1	X	X	X	X	X	↑	1
0	1	X	X	X	X	↑	0
0	0	1	X	X	1	↑	1
0	0	1	X	X	0	↑	0
0	0	0	0	X	X	X	変化なし
0	0	0	1	0	X	X	変化なし
0	0	0	1	1	X	↑	トグル

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	1	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## GND

### プリミティブ：Ground-Connection Signal Tag



## 概要

GND 信号タグは、ネットまたは入力ファンクションの論理レベルを Low にします。GND に接続されたネットは、ほかのソースに接続できません。

ロジックトリム ソフトウェアまたはフィッターでは、GND に接続されたネットまたは入力ファンクションがあると、GND 信号でディスエーブルになるロジックが削除されます。ディスエーブルになるロジックを削除できない場合のみ、GND 信号がインプリメントされます。

## デザインの入力方法




このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## GT11\_CUSTOM

プリミティブ : RocketIO MGTs with 622 Mb/s to 11.1 Gb/s Data Rates, 8 to 24 Transceivers per FPGA, and 2.5 GHz 5.55 GHz VCO, Less Than 1ns RMS Jitter



## 概要

このデザイン エLEMENTは、RocketIO™ MGT です。RocketIO MGT は、マルチギガビット シリアル トランシーバーを Virtex®-4 デザインに簡単に組み込むための柔軟な機能を提供します。次の機能がサポートされています。

- ・ 10.3Gb/s データ レート
- ・ 1 つの FPGA に 8 ～ 24 個のトランシーバーを搭載
- ・ 2.5GHz ～ 5.55GHz VCO で動作し、RMS のジッターは 1ns 未満
- ・ トランスミッターのプリエンファシス
- ・ レシーバー連続時間の均等化
- ・ オンチップ AC カップリング レシーバー (オプションでバイパス可)
- ・ レシーバ信号の検出、信号損失インジケータ、バンド外信号レシーバー
- ・ バンド外信号に対し、Vcm の両方の出力にドライバ アイドル ステートを送信
- ・ 8B/10B または 64B/66B エンコード、あるいはデータ エンコードなし (パス スルー モード)
- ・ チャネル ボンディング
- ・ 柔軟な CRC (Cyclic Redundancy Check) の生成およびチェック
- ・ トランスミッターおよびレシーバー終端電圧用のピン
- ・ セカンダリ (ダイナミック) コンフィギュレーション バスを使用したりコンフィギュレーション
- ・ PMA RX-TX パスを含む複数のループバック パス

RocketIO MGT は、FX デバイスでのみ使用可能です。

## 論理表

入力	出力
CHBONDI [4:0]	DRDY
CSUPMARESET	RXBUFERR
DADDR [7:0]	RXCALFAIL
DCLK	RXCOMMADET
DEN	RXCYLELIMIT
DI [15:0]	RXLOCK
DWE	RXRealIGN
ENCHANSYNC	RXRECCLK1
ENMCOMMAALIGN	RXBCLK
ENPCOMMAALIGN	RXRECCLK2
GREFCLK	RXSIGDET
LOOPBACK [1:0]	TX1N
POWERDOWN	TX1P
REFCLK1	TXBUFERR
REFCLK2	TXCALFAIL
RX1N	TXCYLELIMIT
RX1P	TXLOCK



入力	出力
RXBLOCKSYNC64B66BUSE	DO [15:0]
RXCLKSTABLE	RXLOSSOFSYNC [1:0]
RXCOMMADETUSE	RXCRCOUT [31:0]
RXCRCCLK	TXCRCOUT [31:0]
RXCRCDATAVALID	CHBONDO [4:0]
RXCRCDATAWIDTH [2:0]	RXSTATUS [5:0]
RXCRCIN [63:0]	RXDATA [63:0]
RXCRCINIT	RXCHARISCOMMA [7:0]
RXCRCINTCLK	RXCHARISK [7:0]
RXCRCPD	RXDISPERR [7:0]
RXCRCRESET	RXNOTINTABLE [7:0]
RXDATAWIDTH [1:0]	RXRUNDISP [7:0]
RXDEC64B66BUSE	TXRUNDISP [7:0]
RXDEC8B10BUSE	TXKERR [7:0]
RXDESCRAM64B66BUSE	
RXIGNOREBTF	
RXINTDATAWIDTH [1:0]	
RXPMARESET	
RXPOLARITY	
RXRESET	
RXSLIDE	
RXUSRCLK	
RXUSRCLK2	
TXBYPASS8B10B [7:0]	
TXCHARDISPMODE [7:0]	
TXCHARDISPVAL [7:0]	
TXCHARISK [7:0]	
TXCLKSTABLE	
TXCRCCLK	
TXCRCDATAVALID	
TXCRCDATAWIDTH [2:0]	
TXCRCIN [63:0]	
TXCRCINIT	
TXCRCINTCLK	
TXCRCPD	
TXCRCRESET	
TXDATA [63:0]	

入力	出力
TXDATAWIDTH [1:0]	
TXENC64B66BUSE	
TXENC8B10BUSE	
TXENOOB	
TXGEARBOX64B66BUSE	
TXINHIBIT	
TXINTDATAWIDTH [1:0]	
TXPMARESET	
TXPOLARITY	
TXRESET	
TXSCRAM64B66BUSE	
TXSYNC	
TXUSRCLK	
TXUSRCLK2	

## デザインの入力方法



このELEMENTは、回路図で使用できます。



## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## GT11\_DUAL

**プリミティブ :** RocketIO MGT Tile (contains 2 GT11\_CUSTOM) with 622 Mb/s to 11.1 Gb/s data rates, 8 to 24 transceivers per FPGA, and 2.5 GHz 5.55 GHz VCO, less than 1ns RMS jitter





## 概要

RocketIO™ MGT は、マルチギガビット シリアル トランシーバーを Virtex®-4 デザインに簡単に組み込むための柔軟な機能を提供します。RocketIO MGT では、次の機能がサポートされています。

- ・ 622Mb/s ~ 11.1Gb/s データ レート
- ・ 1 つの FPGA に 8 ~ 24 個の トランシーバー を搭載
- ・ 2.5GHz ~ 5.55GHz VCO で動作し、RMS のジッターは 1ns 未満
- ・ トランスミッターのプリエンファシス
- ・ レシーバー連続時間の均等化
- ・ オンチップ AC カップリング レシーバー
- ・ 2.5Gb/s までのデータ レート用のデジタル オーバーサンプリング レシーバー
- ・ レシーバー信号の検出、信号損失インジケータ、バンド外信号レシーバー
- ・ バンド外信号に対し、Vcm の両方の出力にドライバ アイドル ステートを送信
- ・ 8B/10B または 64B/66B エンコード、あるいはデータ エンコードなし (パス スルー モード)
- ・ チャネル ボンディング
- ・ 柔軟な CRC (Cyclic Redundancy Check) の生成およびチェック
- ・ トランスミッターおよびレシーバー終端電圧用のピン
- ・ セカンダリ (ダイナミック) コンフィギュレーション バスを使用したりコンフィギュレーション
- ・ PMA RX-TX パスを含む複数のループバック パス

## 論理表

入力	出力
LOOPBACK_A[1:0]	RXLOSSOFSYNC_A[1:0]
LOOPBACK_B[1:0]	RXLOSSOFSYNC_B[1:0]
RXDATAWIDTH_A[1:0]	DO_A[15:0]
RXDATAWIDTH_B[1:0]	DO_B[15:0]
RXINTDATAWIDTH_A[1:0]	RXCRCOUT_A[31:0]
RXINTDATAWIDTH_B[1:0]	RXCRCOUT_B[31:0]
TXDATAWIDTH_A[1:0]	TXCRCOUT_A[31:0]
TXDATAWIDTH_B[1:0]	TXCRCOUT_B[31:0]
TXINTDATAWIDTH_A[1:0]	CHBONDO_A[4:0]
TXINTDATAWIDTH_B[1:0]	CHBONDO_B[4:0]
DI_A[15:0]	RXSTATUS_A[5:0]
DI_B[15:0]	RXSTATUS_B[5:0]
RXCRCDATAWIDTH_A[2:0]	RXDATA_A[63:0]
RXCRCDATAWIDTH_B[2:0]	RXDATA_B[63:0]
TXCRCDATAWIDTH_A[2:0]	RXCHARISCOMMA_A[7:0]
TXCRCDATAWIDTH_B[2:0]	RXCHARISCOMMA_B[7:0]
CHBONDI_A[4:0]	RXCHARISK_A[7:0]

入力	出力
CHBONDI_B[4:0]	RXCHARISK_B[7:0]
RXCRCIN_A[63:0]	RXDISPERR_A[7:0]
RXCRCIN_B[63:0]	RXDISPERR_B[7:0]
TXCRCIN_A[63:0]	RXNOTINTABLE_A[7:0]
TXCRCIN_B[63:0]	RXNOTINTABLE_B[7:0]
TXDATA_A[63:0]	RXRUNDISP_A[7:0]
TXDATA_B[63:0]	RXRUNDISP_B[7:0]
DADDR_A[7:0]	TXKERR_A[7:0]
DADDR_B[7:0]	TXKERR_B[7:0]
TXBYPASS8B10B_A[7:0]	TXRUNDISP_A[7:0]
TXBYPASS8B10B_B[7:0]	TXRUNDISP_B[7:0]
TXCHARDISPMODE_A[7:0]	DRDY_A
TXCHARDISPMODE_B[7:0]	DRDY_B
TXCHARDISPVAL_A[7:0]	RXBUFERR_A
TXCHARDISPVAL_B[7:0]	RXBUFERR_B
TXCHARISK_A[7:0]	RXCALFAIL_A
TXCHARISK_B[7:0]	RXCALFAIL_B
DCLK_A	RXCOMMADET_A
DCLK_B	RXCOMMADET_B
DEN_A	RXCYLELIMIT_A
DEN_B	RXCYLELIMIT_B
DWE_A	RXLOCK_A
DWE_B	RXLOCK_B
ENCHANSYNC_A	RXMCLK_A
ENCHANSYNC_B	RXMCLK_B
ENMCOMMAALIGN_A	RXPCSHCLKOUT_A
ENMCOMMAALIGN_B	RXPCSHCLKOUT_B
ENPCOMMAALIGN_A	RXRealIGN_A
ENPCOMMAALIGN_B	RXRealIGN_B
GREFCLK_A	RXRECCLK1_A
GREFCLK_B	RXRECCLK1_B
POWERDOWN_A	RXRECCLK2_A
POWERDOWN_B	RXRECCLK2_B
REFCLK1_A	RXSIGDET_A
REFCLK1_B	RXSIGDET_B
REFCLK2_A	TX1N_A
REFCLK2_B	TX1N_B

入力	出力
RX1N_A	TX1P_A
RX1N_B	TX1P_B
RX1P_A	TXBUFERR_A
RX1P_B	TXBUFERR_B
RXBLOCKSYNC64B66BUSE_A	TXCALFAIL_A
RXBLOCKSYNC64B66BUSE_B	TXCALFAIL_B
RXCLKSTABLE_A	TXCYCLELIMIT_A
RXCLKSTABLE_B	TXCYCLELIMIT_B
RXCOMMADETUSE_A	TXLOCK_A
RXCOMMADETUSE_B	TXLOCK_B
RXCRCCLK_A	TXOUTCLK1_A
RXCRCCLK_B	TXOUTCLK1_B
RXCRCDATAVALID_A	TXOUTCLK2_A
RXCRCDATAVALID_B	TXOUTCLK2_B
RXCRCINIT_A	TXPCSHCLKOUT_A
RXCRCINIT_B	TXPCSHCLKOUT_B
RXCRCINTCLK_A	
RXCRCINTCLK_B	
RXCRCPD_A	
RXCRCPD_B	
RXCRCRESET_A	
RXCRCRESET_B	
RXDEC64B66BUSE_A	
RXDEC64B66BUSE_B	
RXDEC8B10BUSE_A	
RXDEC8B10BUSE_B	
RXDESCRAM64B66BUSE_A	
RXDESCRAM64B66BUSE_B	
RXIGNOREBTF_A	
RXIGNOREBTF_B	
RXPMARESET_A	
RXPMARESET_B	
RXPOLARITY_A	
RXPOLARITY_B	
RXRESET_A	
RXRESET_B	
RXSLIDE_A	
RXSLIDE_B	

入力	出力
RXSYNC_A	
RXSYNC_B	
RXUSCLK_A	
RXUSCLK_B	
RXUSCLK2_A	
RXUSCLK2_B	
TXCLKSTABLE_A	
TXCLKSTABLE_B	
TXCRCCLK_A	
TXCRCCLK_B	
TXCRCDATAVALID_A	
TXCRCDATAVALID_B	
TXCRCINIT_A	
TXCRCINIT_B	
TXCRCINTCLK_A	
TXCRCINTCLK_B	
TXCRCPD_A	
TXCRCPD_B	
TXCRCRESET_A	
TXCRCRESET_B	
TXENC64B66BUSE_A	
TXENC64B66BUSE_B	
TXENC8B10BUSE_A	
TXENC8B10BUSE_B	
TXENOOB_A	
TXENOOB_B	
TXGEARBOX64B66BUSE_A	
TXGEARBOX64B66BUSE_B	
TXINHIBIT_A	
TXINHIBIT_B	
TXPMARESET_A	
TXPMARESET_B	
TXPOLARITY_A	
TXPOLARITY_B	
TXRESET_A	
TXRESET_B	
TXSCRAM64B66BUSE_A	
TXSCRAM64B66BUSE_B	



入力	出力
TXSYNC_A	
TXSYNC_B	
TXUSRCLK_A	
TXUSRCLK_B	
TXUSRCLK2_A	
TXUSRCLK2_B	

## デザインの入力方法


このエレメントは、回路図で使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## GT11CLK

**プリミティブ：A MUX That Can Select From Differential Package Input Clock, refclk From the Fabric, or rxblk to Drive the Two Vertical Reference Clock Buses for the Column of MGTs**



### 概要

GT11CLK は、RocketIO™ クロックの専用パッケージピンを使用する場合にインスタンス化する必要があります。MGT の各列に 2 つずつあります。属性を使用して、このパッケージの入力で SYNCLK クロック ツリーの 1 つまたは両方を駆動できます。詳細は、『Virtex®-4 RocketIO マルチギガビットトランシーバー ユーザー ガイド』を参照してください。

REFCLKSEL 属性を使用すると、MGTCLK、SYNCLK1IN、SYNCLK2IN、REFCLK、RXBCLK などのクロック オプションを指定できます。

### ポートの説明

入力：MGTCLKP、MGTCLKN

出力：SYNCLK1OUT、SYNCLK2OUT

### デザインの入力方法


このエレメントは、回路図で使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## GT11CLK\_MGT

**プリミティブ :** Allows Differential Package Input to Drive the Two Vertical Reference Clock Buses for the Column of MGTs



### 概要

GT11CLK は、RocketIO™ クロックの専用パッケージ ピンを使用する場合にインスタンス化する必要があります。MGT の各列に 2 つずつあります。属性を使用して、このパッケージの入力で SYNCLK クロック ツリーの 1 つまたは両方を駆動できます。詳細は、『Virtex-4 RocketIO マルチギガビットトランシーバー ユーザー ガイド』を参照してください。

### ポートの説明

入力 : MGTCLKP、MGTCLKN

出力 : SYNCLK1OUT、SYNCLK2OUT

### デザインの入力方法


このエレメントは、回路図で使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## IBUF

### プリミティブ：Input Buffer



## 概要

このデザイン エレメントは、最上位の入力ポートまたは入出力ポートに接続されている信号に自動的に挿入されます。このバッファは通常、合成ツールで推論されますが、必要に応じてインスタンス化することも可能です。インスタンス化するには、入力ポート (I) を関連する最上位の入力ポートまたは入出力ポートに接続し、出力ポート (O) をそのポートをソースとする FPGA ロジックに接続します。必要なジェネリック マップ (VHDL) またはパラメーター値代入 (Verilog) に変更を加えて、コンポーネントのデフォルトのビヘイビアーを変更します。

## ポートの説明

ポート名	方向	幅	機能
O	出力	1	バッファの出力
I	入力	1	バッファの入力

## デザインの入力方法

このエレメントは、回路図で使用できます。

## 使用可能な属性

属性	データ型	値	デフォルト	説明
CAPACITANCE	文字列	"LOW"、"NORMAL"、 "DONT_CARE"	"DONT_CARE"	I/O に低キャパシタンスを使用するか、または通常の固有キャパシタンスを使用するかを指定します。
IOSTANDARD	文字列	データシートを参照	"DEFAULT"	エレメントに I/O 規格を割り当てます。


## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## IBUF16

### マクロ：16-Bit Input Buffer

IBUF16



### 概要

IBUF は、チップに入力される信号から内部回路を分離します。このデザイン エLEMENT は I/O ブロック (IOB) に含まれており、I/O の I/O 規格を指定できます。通常シングルエンドのデータ入力ピンまたは双方向ピンに使用されます。

### デザインの入力方法

このELEMENT は、回路図でのみ使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
CAPACITANCE	文字列	"LOW"、"NORMAL"、 "DONT_CARE"	"DONT_CARE"	I/O に低キャパシタンスを使用するか、または通常の固有キャパシタンスを使用するかを指定します。
IOSTANDARD	文字列	データシートを参照	"DEFAULT"	ELEMENT に I/O 規格を割り当てます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## IBUF4

### マクロ：4-Bit Input Buffer



## 概要

IBUF は、チップに入力される信号から内部回路を分離します。このデザイン エレメントは I/O ブロック (IOB) に含まれており、I/O の I/O 規格を指定できます。通常シングルエンドのデータ入力ピンまたは双方向ピンに使用されます。

## デザインの入力方法

このエレメントは、回路図でのみ使用できます。

## 使用可能な属性

属性	データ型	値	デフォルト	説明
CAPACITANCE	文字列	"LOW"、"NORMAL"、 "DONT_CARE"	"DONT_CARE"	I/O に低キャパシタンスを使用するか、または通常の固有キャパシタンスを使用するかを指定します。
IOSTANDARD	文字列	データシートを参照	"DEFAULT"	エレメントに I/O 規格を割り当てます。


## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## IBUF8

### マクロ：8-Bit Input Buffer

IBUF8



X3803

## 概要

IBUF は、チップに入力される信号から内部回路を分離します。このデザイン エLEMENTは I/O ブロック (IOB) に含まれており、I/O の I/O 規格を指定できます。通常シングルエンドのデータ入力ピンまたは双方向ピンに使用されます。

## デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
CAPACITANCE	文字列	"LOW"、"NORMAL"、 "DONT_CARE"	"DONT_CARE"	I/O に低キャパシタンスを使用するか、または通常の固有キャパシタンスを使用するかを指定します。
IOSTANDARD	文字列	データシートを参照	"DEFAULT"	ELEMENTに I/O 規格を割り当てます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## IBUFDS

### プリミティブ：Differential Signaling Input Buffer



### 概要

このデザイン エレメントは、低電圧差動信号を使用する入力バッファです。IBUFDS では、デザイン レベルのインターフェイス信号は、一方がマスターでもう一方がスレーブとなる 2 つの異なるポート (I、IB) で表されます。マスターとスレーブは MYNET\_P と MYNET\_N のように、同じ論理信号の反対の状態を示します。また、オプションの差動終端を使用すると、シグナル インテグリティが向上し、外部コンポーネントの数を削減できます。

### 論理表

入力		出力
I	IB	O
0	0	変化なし
0	1	0
1	0	1
1	1	変化なし

### ポートの説明

ポート名	方向	幅	機能
I	入力	1	Diff_p バッファの入力
IB	入力	1	Diff_p バッファの入力
O	出力	1	バッファの出力

### デザインの入力方法

このエレメントは、回路図で使用できます。

デザイン階層を保つため、すべての I/O コンポーネントをデザインの最上位に配置してください。I ポートを直接デザインの最上位のマスターとなる入力ポートに、IB ポートを最上位のスレーブとなる入力ポートに、O ポートをこの入力が供給されるロジックに接続します。generic/defparam 値を設定し、バッファのビヘイビアーを適切に設定してください。

### 使用可能な属性

属性	データ型	値	デフォルト	説明
CAPACITANCE	文字列	"LOW"、"NORMAL"、 "DONT_CARE"	"DONT_CARE"	I/O に低キャパシタンスを使用するか、または通常の固有キャパシタンスを使用するかを指定します。
DIFF_TERM	ブール代数	TRUE、FALSE	FALSE	ビルトインの差動終端抵抗をイネーブルにします。
IOSTANDARD	文字列	データシートを参照	"DEFAULT"	エレメントに I/O 規格を割り当てます。




## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## IBUFDS\_DIFF\_OUT

**プリミティブ**：Signaling Input Buffer with Differential Output



X10107

### 概要

このデザイン エレメントは、差動信号を使用する入力バッファです。IBUFDS\_DIFF\_OUT では、デザインレベルのインターフェイス信号は、一方がマスターでもう一方がスレーブとなる 2 つの異なるポート (I, IB) で表されます。マスターとスレーブは MYNET\_P と MYNET\_N のように、同じ論理信号の反対の状態を示します。IBUFDS\_DIFF\_OUT では、差動信号の両方の位相に内部アクセスできる点が IBUFDS と異なります。また、オプションの差動終端を使用すると、シグナル インテグリティが向上し、外部コンポーネントの数を削減できます。

### 論理表

入力		出力	
I	IB	O	OB
0	0	変化なし	変化なし
0	1	0	1
1	0	1	0
1	1	変化なし	変化なし

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。

デザイン階層を保つため、すべての I/O コンポーネントをデザインの最上位に配置してください。I ポートを直接デザインの最上位のマスターとなる入力ポートに、IB ポートを最上位のスレーブとなる入力ポートに、O および OB ポートをこの入力に供給されるロジックに接続します。generic/パラメーター値を設定し、バッファのビヘイビアーを適切に設定してください。


### 使用可能な属性

属性	データ型	値	デフォルト	説明
DIFF_TERM	ブール代数	TRUE、FALSE	FALSE	内部差動終端抵抗を使用するかどうかを指定します。
IOSTANDARD	文字列	データシートを参照	"DEFAULT"	エレメントに I/O 規格を割り当てます。

### 詳細情報

## IBUFG

**プリミティブ：Dedicated Input Clock Buffer**



### 概要

IBUFG は、FPGA への入力クロックをグローバル クロック配線リソースに接続するために使用する専用入力です。DCM\_SP および BUFG への専用接続となり、デバイスのクロック遅延とジッターが最小限に抑えられます。IBUFG の入力は、グローバル クロック ピンでのみ駆動できます。IBUFG の出力は、DCM\_SP、BUFG、または指定したロジックの CLKIN を駆動できます。

### ポートの説明

ポート名	方向	幅	機能
O	出力	1	クロック バッファ出力
I	入力	1	クロック バッファ入力

### デザインの入力方法

このエレメントは、回路図で使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
CAPACITANCE	文字列	"LOW"、"NORMAL"、 "DONT_CARE"	"DONT_CARE"	I/O に低キャパシタンスを使用するか、または通常の固有キャパシタンスを使用するかを指定します。
IOSTANDARD	文字列	データシートを参照	"DEFAULT"	エレメントに I/O 規格を割り当てます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## IBUFGDS

**プリミティブ** : Differential Signaling Dedicated Input Clock Buffer and Optional Delay



### 概要

このデザイン エレメント は、クロック バッファ (BUFG) または DCM に接続するための専用の差動信号入力バッファです。IBUFGDS では、デザイン レベルのインターフェイス信号は、一方がマスターでもう一方がスレーブとなる 2 つの異なるポート (I、IB) で表されます。マスターとスレーブは MYNET\_P と MYNET\_N のように、同じ論理信号の反対の状態を示します。また、オプションの差動終端を使用すると、シグナル インテグリティが向上し、外部コンポーネントの数を削減できます。デバイスへの入力データの遅延を調整する遅延エレメントも含まれています。

### 論理表

入力		出力
I	IB	O
0	0	変化なし
0	1	0
1	0	1
1	1	変化なし

### ポートの説明

ポート名	方向	幅	機能
O	出力	1	クロック バッファ出力
IB	入力	1	Diff_n クロック バッファの入力
I	入力	1	Diff_p クロック バッファの入力

### デザインの入力方法

このエレメントは、回路図で使用できます。

デザイン階層を保つため、すべての I/O コンポーネントを必ずデザインの最上位に配置してください。I ポートを直接デザインの最上位のマスターとなる入力ポートに、IB ポートを最上位のスレーブとなる入力ポートに、O ポートをこの入力をソースとする DCM、BUFG、またはロジックに接続してください。一部の合成ツールでは、IBUFG を FPGA のクロックリソースに接続すると、必要に応じて BUFG が自動的に推論されます。generic/defparam 値を設定し、バッファのビヘイビアーを適切に設定してください。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
CAPACITANCE	文字列	"LOW"、 "NORMAL"、 "DONT_CARE"	"DONT_CARE"	I/O に低キャパシタンスを使用するか、または通常 の固有キャパシタンスを使用するかを指定します。
DIFF_TERM	ブール代数	TRUE、FALSE	FALSE	ビルトインの差動終端抵抗をイネーブルに します。
IOSTANDARD	文字列	データシートを参照	"DEFAULT"	エレメントに I/O 規格を割り当てます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## ICAP\_VIRTEX4

### プリミティブ：Virtex-4 Internal Configuration Access Port



### 概要

このデザイン エレメントを使用すると、Virtex®-4 の内部コンフィギュレーション アクセス ポート (ICAP) にアクセスできます。

### ポートの説明

ポート名	方向	幅	機能
BUSY	出力	1	BUSY 信号
O	出力	32	32 ビット データ バス出力
CE	入力	1	クロック イネーブル ピン
CLK	入力	1	クロック入力
WRITE	入力	1	書き込み信号
I	入力	32	32 ビット データ バス入力

### デザインの入力方法

このエレメントは、回路図で使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
ICAP_WIDTH	文字列	"X8"、"X32"	"X8"	ICAP コンポーネントのデータ幅を指定します。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## IDDR

### プリミティブ：Input Dual Data-Rate Register



### 概要

このデザイン エLEMENTは、ザイリンクス FPGA で外部デュアル データレート (DDR) 信号を受信するための専用入力レジスタです。データが取り込まれるクロック エッジごとにデータを FPGA ファブリックに入力するモードと、同じクロック エッジで同時に入力するモードがあります。これにより、タイミングが複雑にならず、追加のリソースも必要ありません。

- OPPOSITE\_EDGE モード：**通常の DDR 方式でデータが受信されます。Q1 はクロック C の各立ち上がりエッジの後に変化し、Q2 は各立ち下がりエッジの後に変化します。
- SAME\_EDGE モード：**データはクロック C の反対のエッジで受信されますが、立ち下がりエッジ データ レジスタの前にレジスタが追加されます。このレジスタはクロック信号 C の立ち上がりエッジで動作するので、DDR データは同じクロック エッジで FPGA に送信されます。ただし、データ ペアは分離されているように見えます。Q1 と Q2 にはペア 1 および 2 が同時に送信されず、最初のペアがペア 1 とドントケアとなり、次のクロック サイクルでペア 2 と 3 が送信されます。
- SAME\_EDGE\_PIPELINED モード：**SAME\_EDGE モードと同様にデータが処理されますが、SAME\_EDGE モードでのデータ ペアの分離を回避するため、立ち上がりエッジ データ レジスタの前にもレジスタが追加されるので、データ ペアが Q1 と Q2 ピンに同時に送信されます。ただし、このモードを使用すると、Q1 と Q2 信号が変化するレイテンシが 1 サイクル分増加します。

IDDR は IODELAY などの SelectIO™ 機能とも使用できます。

**注記：**高速インターフェイスには、IDDR\_2CLK コンポーネントを使用して データの取り込みに 2 つの独立したクロックを指定できます。このコンポーネントは、IDDR のパフォーマンス要件が不十分のときに使用します。IDDR\_2CLK では、必要なクロック リソース数が増え、IDDR コンポーネントを使用するときには不要な配置制限が発生する可能性があります。

### ポートの説明

ポート名	方向	幅	機能
Q1 ~ Q2	出力	1	FPGA に接続する IDDR 出力。Q1 は最初のデータ ペア、Q2 は 2 番目のデータ ペアです。
C	入力	1	クロック入力ピン
CE	入力	1	Low になると、ポート O の出力クロックがディスエーブルになります。
D	入力	1	DDR データを IDDR モジュールに入力するピン このピンは、最上位の入力または双方向ポート、入力遅延が設定された IODELAY、あるいは適切な入力または双方向バッファに接続します。
R	入力	1	アクティブ High のリセットで Q1 および Q2 を論理 0 にします。SRTYPE 属性に基づき、同期または非同期に設定できます。
S	入力	1	アクティブ High のリセットで Q1 および Q2 を論理 1 にします。SRTYPE 属性に基づき、同期または非同期に設定できます。

注記：このコンポーネントでセットとリセットを両方アクティブにすることはできません。R および S のどちらかまたは両方をグラウンドに接続する必要があります。

## デザインの入力方法

このエレメントは、回路図で使用できます。

## 使用可能な属性

属性	データ型	値	デフォルト	説明
DDR_CLK_EDGE	文字列	"OPPOSITE_EDGE"、 "SAME_EDGE"、 "SAME_EDGE_PIPELINED"	"OPPOSITE_EDGE"	クロック エッジに対する IDDR の操作モードを指定します。
INIT_Q1	2 進数	0、1	0	コンフィギュレーションのスタートアップ後または GSR がアサートされたときの Q1 ピンの初期値を指定します。
INIT_Q2	2 進数	0、1	0	コンフィギュレーションのスタートアップ後または GSR がアサートされたときの Q1 ピンの初期値を指定します。
SRTYPE	文字列	"SYNC"、"ASYN"	"SYNC"	セット/リセットのタイプを選択します。"SYNC" に設定すると、リセット (R) およびセット (S) ピンの動作が C クロック ピンの立ち上がりエッジに同期し、"ASYN" に設定すると非同期動作になります。


## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## IDELAY

### プリミティブ：Input Delay Element



### 概要

Virtex® デバイスには、各ユーザー I/O の入力パスに IDELAY モジュールがあります。このモジュールは、入力データを正しく取り込むためのスキュー調整アルゴリズムをインプリメントします。IDELAY は、データ信号、クロック信号、またはその両方に適用でき、その機能は 64 タップ遅延ラインで制御されます。IDELAYCTRL コンポーネントと共に使用すると、プロセス、電圧、温度の変化にかかわらず、正確に増分された遅延を追加できます。3 つの動作モードがあります。

- ・ **ゼロ ホールド タイム遅延モード**：このモードは、ゼロ ホールド タイム遅延機能を使用しているデザインでも使用できます。このモードを使用する場合、IDELAYCTRL プリミティブをインスタンスシートする必要はありません。
- ・ **固定タップ遅延モード**：遅延値は IOBDELAY\_VALUE 属性で指定した値に固定されます。この値をランタイムで変更することはできません。このモードを使用する場合、IDELAYCTRL プリミティブをインスタンスシートする必要があります。
- ・ **可変タップ遅延モード**：制御信号 CE と INC を変更することにより、遅延値をランタイムで変更できます。このモードを使用する場合、IDELAYCTRL プリミティブをインスタンスシートする必要があります。

### ポートの説明

ポート名	方向	幅	機能
I	入力	1	IOB からのシリアル入力データ
C	入力	1	クロック入力
INC	入力	1	タップ遅延のインクリメント/デクリメント数
CE	入力	1	インクリメント/デクリメントをイネーブル
RST	入力	1	遅延チェーンをあらかじめ設定された値にリセットします。値が設定されていない場合は、0 にリセットします。
O	出力	1	組み合わせ出力

## データ入力および出力 - I および O

IDELAY プリミティブは、3 種類の汎用 IOB ロケーションに配置されています。入力と出力の接続は、IOB ロケーションのタイプにより異なります。

- ・ **汎用 IOB** : 汎用 IOB にある IDELAY の入力は、入力バッファ IBUF から直接供給されます。IDELAY (O) の出力は、直接ユーザー ロジックに接続します。入力および出力データパスは組み合わせパスであり、クロック信号 (C) の影響は受けませんが、IOB の出力信号 (O) にレジスタを付けることができます。

- ・ **リージョナル クロック兼用 IOB** : リージョナル クロック兼用 IOB は、HCLK IOB の上下にある I/O ペアに配置されています。この IOB にある IDELAY の入力は、入力バッファ IBUF から直接供給され、出力は次のコンポーネントに接続できます。

- ユーザー ロジック
- BUFIO (リージョナル クロック信号の場合)

リージョナル クロック バッファ BUFIO は、入力されるリージョナル クロック信号をリージョナル I/O クロック ツリー IOCLK に接続します。また、BUFIO は、リージョナル クロック バッファ BUFR に接続してリージョナル クロック ツリー rclk にも接続できます。入力および出力データパスは組み合わせパスであり、クロック信号 (C) の影響は受けませんが、IOB の出力信号 (O) にレジスタを付けることができます。

- ・ **グローバル クロック兼用 IOB** : グローバル クロック兼用 IOB は、中央の I/O 列に配置されています。この IOB にある IDELAY の入力は、入力グローバル クロック バッファ IBUFG から直接供給され、出力は次のコンポーネントに接続できます。

- ユーザー ロジック
- BUFG (グローバル クロック信号の場合)

グローバル クロック バッファ BUFG は、入力されるリージョナル クロック信号をグローバル I/O クロック ツリー gclk に接続します。入力および出力データパスは組み合わせパスであり、クロック信号 (C) の影響は受けませんが、IOB の出力信号 (O) にレジスタを付けることができます。

## クロック入力 - C

IDELAY の制御入力 (RST、CE、INC) は、すべてクロック入力 (C) に同期しています。IDELAY のデータ入力および出力 (I および O) は、クロック信号の影響を受けません。このクロック入力は ISERDES の CLKDIV 入力と同じなので、CLKDIV を駆動するのに使用されるクロックソースで IDELAY クロック入力 (C) を駆動できます。クロック入力 (C) を駆動可能なクロックソースは、次のとおりです。

- ・ 8 個の gclk (グローバル クロック ツリー)
- ・ 2 個の rclk (リージョナル クロック ツリー)

## モジュール リセット - RST

IDELAY のリセット信号 RST は、タップ遅延ラインを IOBDELAY\_VALUE 属性で設定された値にリセットします。IOBDELAY\_VALUE 属性を指定しない場合は、タップ遅延ラインは 0 にリセットされます。

## インクリメント/デクリメント信号 - CE、INC

インクリメント/デクリメント イネーブル信号 (CE) は、インクリメント/デクリメント信号 (INC) をイネーブルにします。INC は、タップ遅延ラインをインクリメントするか、デクリメントするかを指定します。CE = 0 の場合、INC の値にかかわらず、遅延は変化しません。CE = 1 の場合、INC の値に応じてタップ遅延値がインクリメントまたはデクリメントします。タップ遅延のインクリメント/デクリメントは、入力クロック (C) に同期して実行されます。CE = 1 である限り、各クロックサイクルでタップ遅延が 1 ずつインクリメント/デクリメントされます。次の表に、インクリメント/デクリメントの動作を示します。

動作	RST	CE	INC
設定されたタップ数にリセット	1	X	X
タップ数をインクリメント	0	1	1
タップ数をデクリメント	0	1	0
変化なし	0	0	X

#### 注記：

1. RST は、遅延チェーンを IOBDELAY\_VALUE 属性で指定された値にリセットします。値が設定されていない場合は、0 にリセットされます。
2. RST、CE、INC は、クロック入力 (C) に同期しています。

CE が High になると、次の立ち上がりクロックでインクリメント/デクリメントが開始します。CE が Low になると、次の立ち上がりクロックでインクリメント/デクリメントが停止します。

## デザインの入力方法

このエレメントは、回路図で使用できます。

## 使用可能な属性

属性	データ型	値	デフォルト	説明
IOBDELAY_TYPE	文字列	"DEFAULT"、 "FIXED"、 "VARIABLE"	"DEFAULT"	タップ遅延のタイプを指定します。
IOBDELAY_VALUE	整数	0 ～ 63	0	タップ遅延の初期値を指定します。

### IOBDELAY\_TYPE 属性

IOBDELAY\_TYPE 属性は、使用する遅延のタイプを指定します。指定可能な値は DEFAULT、FIXED、または VARIABLE で、デフォルト値は DEFAULT です。DEFAULT に設定すると、ゼロ ホールド タイム遅延エレメントが選択されます。この遅延エレメントは、pad-to-pad ホールド タイムを削減し、遅延をデバイスの内部クロック分配遅延と一致させます。この遅延エレメントを使用すると、pad-to-pad ホールド タイムは 0 になります。

FIXED に設定した場合、タップ遅延値は IOBDELAY\_VALUE 属性で指定したタップ数に固定されます。この値は、動作中に変更することはできません。

VARIABLE に設定した場合、タップ遅延を動作中に変更できます。CE = 1 および INC = 1 に設定するとタップ遅延がインクリメントされ、CE = 1 および INC = 0 に設定するとデクリメントされます。インクリメント/デクリメントは、入力クロック信号 C に同期して実行されます。

### IOBDELAY\_VALUE 属性

タップ遅延の初期値を指定します。指定可能な値は 0 ～ 63 で、デフォルト値は 0 です。0 に設定すると、合計遅延は出力マルチプレクサーの遅延 (約 400ps) になります。


タップ遅延がリセットされた場合 (RST = 1)、IOBDELAY\_TYPE が FIXED の場合、タップ遅延は IOBDELAY\_VALUE で設定した値になります。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## IDELAYCTRL

### プリミティブ：IDELAY Tap Delay Value Control



### 概要

このエレメントは、IODELAYE1 を使用する場合にインスタンス化する必要があります。これは、IDELAY または ISERDES プリミティブがインスタンス化されており、IOBDelay\_Type 属性が FIXED または VARIABLE に設定されている場合です。このモジュールは、一定の周波数の基準クロック REFCLK を使用して、プロセス、電圧、および温度の変化に影響されずに、タップ遅延ラインに電圧バイアスを供給します。これにより、正確な遅延調整が可能になります。

### ポートの説明

ポート名	方向	幅	機能
RDY	出力	1	基準クロック入力 REFCLK が有効になったことを示します。REFCLK が停止する (REFCLK が High または Low に 1 クロック周期以上保持される) と、ディアサートされます。
REFCLK	入力	1	プロセス、電圧、温度の変化に影響されずに、タップ遅延ラインに電圧バイアスを供給します。タップ遅延をデータシートに記載された値にするには、REFCLK の周波数を 200MHz にする必要があります。
RST	入力	1	IDELAYCTRL 回路をリセットします。RST 信号は、アクティブ High の非同期リセットです。IDELAYCTRL をリセットするには、このポートを 50ns 以上 High にアサートする必要があります。

**RST (モジュールリセット)：**IDELAYCTRL 回路をリセットします。RST 信号は、アクティブ High の非同期リセットです。IDELAYCTRL をリセットするには、このポートを 50ns 以上 High にアサートする必要があります。

**REFCLK (基準クロック)：**プロセス、電圧、温度の変化に影響されずに、タップ遅延ラインに電圧バイアスを供給します。タップ遅延をデータシートに記載された値にするには、REFCLK の周波数を 200MHz にする必要があります。

**RDY (Ready 出力)：**基準クロック入力 REFCLK が有効になったことを示します。REFCLK が停止する (REFCLK が High または Low に 1 クロック周期以上保持される) と、RDY 信号がディアサートされます。

### デザインの入力方法


このエレメントは、回路図で使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## IFD

### マクロ：Input D Flip-Flop



## 概要

このエレメントは D フリップフロップで、I/O ブロック (IOB) に含まれています。フリップフロップの入力 (D) は、IBUF を使用せずに IPAD または IOPAD に接続されます。入力 D からはデータが入力され、チップへのデータ入力同期化されます。入力 D の値は、クロック (C) が Low から High に切り替わるときに、フリップフロップにロードされ、出力 (Q) に出力されます。クロック入力、内部ロジックまたは別の外部ピンで駆動できます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力		出力
D	C	Q
D	↑	D

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## IFD\_1

マクロ：Input D Flip-Flop with Inverted Clock (Asynchronous Preset)



### 概要

このデザイン エレメントは D フリップフロップで、I/O ブロック (IOB) に含まれています。フリップフロップの入力 (D) は、IPAD または IOPAD に接続されます。また、入力 D からデータが入力され、チップへのデータ入力が同期化されます。入力 D の値は、クロック (C) が High から Low に切り替わる時に、フリップフロップにロードされ、出力 (Q) に出力されます。クロック入力、内部ロジックまたは別の外部ピンで駆動できます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力		出力
D	C	Q
0	↓	0
1	↓	1

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## IFD16

### マクロ：16-Bit Input D Flip-Flop



### 概要

このエレメントは D フリップフロップで、I/O ブロック (IOB) に含まれています。フリップフロップの入力 (D) は、IBUF を使用せずに IPAD または IOPAD に接続されます。入力 D からはデータが入力され、チップへのデータ入力同期化されます。入力 D の値は、クロック (C) が Low から High に切り替わるときに、フリップフロップにロードされ、出力 (Q) に出力されます。クロック入力、内部ロジックまたは別の外部ピンで駆動できます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力		出力
D	C	Q
D	↑	D

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## IFD4

### マクロ：4-Bit Input D Flip-Flop



## 概要

このエレメントは D フリップフロップで、I/O ブロック (IOB) に含まれています。フリップフロップの入力 (D) は、IBUF を使用せずに IPAD または IOPAD に接続されます。入力 D からはデータが入力され、チップへのデータ入力同期化されます。入力 D の値は、クロック (C) が Low から High に切り替わるときに、フリップフロップにロードされ、出力 (Q) に出力されます。クロック入力は、内部ロジックまたは別の外部ピンで駆動できます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力		出力
D	C	Q
D	↑	D

## デザインの入力方法

このエレメントは、回路図でのみ使用できます。


## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## IFD8

### マクロ：8-Bit Input D Flip-Flop



## 概要

このエレメントは D フリップフロップで、I/O ブロック (IOB) に含まれています。フリップフロップの入力 (D) は、IBUF を使用せずに IPAD または IOPAD に接続されます。入力 D からはデータが入力され、チップへのデータ入力同期化されます。入力 D の値は、クロック (C) が Low から High に切り替わる時に、フリップフロップにロードされ、出力 (Q) に出力されます。クロック入力、内部ロジックまたは別の外部ピンで駆動できます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力		出力
D	C	Q
D	↑	D

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## IFDI

マクロ：Input D Flip-Flop (Asynchronous Preset)



## 概要

このデザイン エレメントは D フリップフロップで、I/O ブロック (IOB) に含まれています。フリップフロップの入力 (D) は、IPAD または IOPAD に接続されます。入力 D からはデータが入力され、チップへのデータ入力同期化されます。入力 D の値は、クロック (C) が Low から High に切り替わる時に、フリップフロップにロードされ、出力 (Q) に出力されます。クロック入力、内部ロジックまたは別の外部ピンによって駆動できます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力		出力
D	C	Q
D	↑	D

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## IFDI\_1

マクロ：Input D Flip-Flop with Inverted Clock (Asynchronous Preset)



### 概要

このデザイン エLEMENTは D フリップフロップで、I/O ブロック (IOB) に含まれています。フリップフロップの入力 (D) は、IPAD または IOPAD に接続されます。入力 D からはデータが入力され、チップへのデータ入力が同期化されます。入力 D の値は、クロック (C) が High から Low に切り替わるときにフリップフロップにロードされ、出力 (Q) に出力されます。クロック入力は、内部ロジックまたは別の外部ピンで駆動できます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力		出力
D	C	Q
0	↓	0
1	↓	1

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## IFDX

### マクロ : Input D Flip-Flop with Clock Enable



## 概要

このエレメントは D フリップフロップで、I/O ブロック (IOB) に含まれています。フリップフロップの入力 (D) は、IBUF を使用せずに IPAD または IOPAD に接続されます。入力 D からはデータが入力され、チップへのデータ入力同期化されます。CE が High になっていると、入力 D の値は、クロック (C) が Low から High に切り替わる時にフリップフロップにロードされ、出力 (Q) に出力されます。クロック入力、内部ロジックまたは別の外部ピンで駆動できます。クロック イネーブル (CE) が Low のときには、フリップフロップの出力は変化しません。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力
CE	D	C	Q
1	D	↑	D
0	X	X	変化なし

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## IFDX\_1

マクロ：Input D Flip-Flop with Inverted Clock and Clock Enable



## 概要

このデザイン エLEMENTは D フリップフロップで、I/O ブロック (IOB) に含まれています。フリップフロップの入力 (D) は、IPAD または IOPAD に接続されます。また、入力 D からはデータが入力され、チップへのデータ入力同期化されます。CE が High になっていると、入力 D の値は、クロック (C) が High から Low に切り替わる時にフリップフロップにロードされ、出力 (Q) に出力されます。クロック入力、内部ロジックまたは別の外部ピンで駆動できます。クロック イネーブル (CE) が Low のときには、出力 (Q) は変化しません。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力
CE	D	C	Q
1	D	↓	D
0	X	X	変化なし

## デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## IFDX16

### マクロ：16-Bit Input D Flip-Flops with Clock Enable



## 概要

このエレメントは D フリップフロップで、I/O ブロック (IOB) に含まれています。フリップフロップの入力 (D) は、IBUF を使用せずに IPAD または IOPAD に接続されます。入力 D からはデータが入力され、チップへのデータ入力同期化されます。CE が High になっていると、入力 D の値は、クロック (C) が Low から High に切り替わる時にフリップフロップにロードされ、出力 (Q) に出力されます。クロック入力は、内部ロジックまたは別の外部ピンで駆動できます。クロック イネーブル (CE) が Low のときには、フリップフロップの出力は変化しません。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力
CE	D	C	Q
1	D	↑	D
0	X	X	変化なし

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## IFDX4

マクロ：4-Bit Input D Flip-Flop with Clock Enable



### 概要

このエレメントは D フリップフロップで、I/O ブロック (IOB) に含まれています。フリップフロップの入力 (D) は、IBUF を使用せずに IPAD または IOPAD に接続されます。入力 D からはデータが入力され、チップへのデータ入力同期化されます。CE が High になっていると、入力 D の値は、クロック (C) が Low から High に切り替わる時にフリップフロップにロードされ、出力 (Q) に出力されます。クロック入力、内部ロジックまたは別の外部ピンで駆動できます。クロック イネーブル (CE) が Low のときには、フリップフロップの出力は変化しません。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力
CE	D	C	Q
1	D	↑	D
0	X	X	変化なし

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ 特性』\(DS302\)](#)

## IFDX8

### マクロ : 8-Bit Input D Flip-Flop with Clock Enable



## 概要

このエレメントは D フリップフロップで、I/O ブロック (IOB) に含まれています。フリップフロップの入力 (D) は、IBUF を使用せずに IPAD または IOPAD に接続されます。入力 D からはデータが入力され、チップへのデータ入力同期化されます。CE が High になっていると、入力 D の値は、クロック (C) が Low から High に切り替わる時にフリップフロップにロードされ、出力 (Q) に出力されます。クロック入力、内部ロジックまたは別の外部ピンで駆動できます。クロック イネーブル (CE) が Low のときには、フリップフロップの出力は変化しません。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力
CE	D	C	Q
1	D	↑	D
0	X	X	変化なし

## デザインの入力方法

このエレメントは、回路図でのみ使用できます。


## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)



## IFDXI

マクロ : Input D Flip-Flop with Clock Enable (Asynchronous Preset)



## 概要

このデザイン エLEMENTは D フリップフロップで、I/O ブロック (IOB) に含まれています。フリップフロップの入力 (D) は、IPAD または IOPAD に接続されます。入力 D からはデータが入力され、チップへのデータ入力同期化されます。CE が High になっていると、入力 D の値は、クロック (C) が Low から High に切り替わる時にフリップフロップにロードされ、出力 (Q) に出力されます。クロック入力は、内部ロジックまたは別の外部ピンで駆動できます。クロック イネーブル (CE) が Low のときには、出力 (Q) は変化しません。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力
CE	D	C	Q
1	D	↑	D
0	X	X	変化なし

## デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## IFDXI\_1

**マクロ : Input D Flip-Flop with Inverted Clock and Clock Enable (Asynchronous Preset)**



### 概要

このデザイン エレメントは D フリップフロップで、I/O ブロック (IOB) に含まれています。フリップフロップの入力 (D) は、IPAD または IOPAD に接続されます。入力 D からはデータが入力され、チップへのデータ入力が同期化されます。CE が High になっていると、入力 D の値は、クロック (C) が High から Low に切り替わる時にフリップフロップにロードされ、出力 (Q) に出力されます。クロック入力は、内部ロジックまたは別の外部ピンで駆動できます。クロック イネーブル (CE) が Low のときには、出力 (Q) は変化しません。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力
CE	D	C	Q
1	D	↓	D
0	X	X	変化なし

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## ILD

### マクロ : Transparent Input Data Latch



## 概要

このデザイン エLEMENTは単一の透過データラッチで、チップに入力されるデータを一時的に保持します。このラッチは、I/O ブロック (IOB) に含まれます。ラッチ入力 (D) は、IBUF を使用せずに IPAD または IOPAD に接続されます。ゲート入力 (G) が High になると、入力 (D) のデータが出力 (Q) に出力されます。入力 D のデータは、G が High から Low に切り替わるときにラッチに格納されます。

電力を供給すると、ラッチは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力		出力
G	D	Q
1	D	D
0	X	変化なし
↓	D	D

## デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## ILD\_1

### マクロ：Transparent Input Data Latch with Inverted Gate



### 概要

このデザイン エレメントは透過データ ラッチであり、チップに入力されるデータを一時的に保持します。ゲート入力 (G) が Low になると、入力 (D) の値が出力 (Q) に出力されます。入力 D の値は、G が Low から High に切り替わるときにラッチに格納されます。

電力を供給すると、ラッチは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力		出力
G	D	Q
0	D	D
1	X	変化なし
↑	D	D

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## ILD16

### マクロ：Transparent Input Data Latch



### 概要

このデザイン エLEMENTは複数の透過データ ラッチで、チップに入力されるデータを一時的に保持します。ILD ラッチは、I/O ブロック (IOB) に含まれています。ラッチ入力 (D) は、IBUF を使用せずに IPAD または IOPAD に接続されます。ゲート入力 (G) が High になると、入力 (D) の値が出力 (Q) に出力されます。入力 D の値は、G が High から Low に切り替わるときにラッチに格納されます。

電力を供給すると、ラッチは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力		出力
G	D	Q
1	Dn	Dn
0	X	変化なし
↓	Dn	Dn

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## ILD4

### マクロ : Transparent Input Data Latch



## 概要

このデザイン エレメントは複数の透過データラッチで、チップに入力されるデータを一時的に保持します。ILD ラッチは、I/O ブロック (IOB) に含まれています。ラッチ入力 (D) は、IBUF を使用せずに IPAD または IOPAD に接続されます。ゲート入力 (G) が High になると、入力 (D) の値が出力 (Q) に出力されます。入力 D の値は、G が High から Low に切り替わるときにラッチに格納されます。

電力を供給すると、ラッチは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力		出力
G	D	Q
1	Dn	Dn
0	X	変化なし
↓	Dn	Dn

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## ILD8

### マクロ：Transparent Input Data Latch



## 概要

このデザイン エLEMENTは複数の透過データ ラッチで、チップに入力されるデータを一時的に保持します。ILD ラッチは、I/O ブロック (IOB) に含まれています。ラッチ入力 (D) は、IBUF を使用せずに IPAD または IOPAD に接続されます。ゲート入力 (G) が High になると、入力 (D) の値が出力 (Q) に出力されます。入力 D の値は、G が High から Low に切り替わるときにラッチに格納されます。

電力を供給すると、ラッチは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力		出力
G	D	Q
1	Dn	Dn
0	X	変化なし
↓	Dn	Dn

## デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## ILDI

### マクロ：Transparent Input Data Latch (Asynchronous Preset)



## 概要

このデザイン エLEMENTは透過データ ラッチであり、チップに入力されるデータを一時的に保持します。ゲート入力 (G) が High になると、入力 (D) のデータが出力 (Q) に出力されます。入力 D のデータは、G が High から Low に切り替わるときにラッチに格納されます。

ILDI は、入力フリップフロップのマスタ ラッチです。入力フリップフロップからは、クロック信号のレベルに対応する出力とクロック信号のエッジに対応する出力という 2 つの異なる出力が使用できます。同じ入力フリップフロップから両方の出力を使用する場合、透過 High ラッチ (ILDI) は立ち下がりエッジでトリガーされるフリップフロップ (IFDI\_1) に対応します。同様に、透過 Low ラッチ (ILDI\_1) は立ち上がりエッジでトリガーされるフリップフロップ (IFDI) に対応します。

電力が供給されると、ラッチは非同期にプリセットされ、出力が High になります。

FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力		出力
G	D	Q
1	D	D
0	X	変化なし
↓	D	D

## デザインの入力方法

このELEMENTは、回路図でのみ使用できます。


## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## ILDI\_1

マクロ：Transparent Input Data Latch with Inverted Gate (Asynchronous Preset)



### 概要

このデザイン エLEMENTは透過データラッチであり、チップに入力されるデータを一時的に保持します。ゲート入力 (G) が Low になると、入力 (D) の値が出力 (Q) に出力されます。入力 D の値は、G が Low から High に切り替わる時にラッチに格納されます。

電力が供給されると、ラッチは非同期にプリセットされ、出力が High になります。

FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力		出力
G	D	Q
0	1	1
0	0	0
1	X	変化なし
↑	D	D

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## ILDX

### マクロ：Transparent Input Data Latch



### 概要

このデザイン エレメントは単一または複数の透過データラッチであり、チップに入力されるデータを一時的に保持します。ラッチ入力 (D) は、IBUF を使用せずに IPAD または IOPAD に接続されます。

ILDX は、入力フリップフロップのマスター ラッチです。入力フリップフロップからは、クロック信号のレベルに対応する出力とクロック信号のエッジに対応する出力という 2 つの出力が使用できます。同じ入力フリップフロップから両方の出力を使用する場合、透過 High ラッチ (ILDX) は立ち下がりエッジでトリガーされるフリップフロップ (IFDX\_1) に対応します。同様に、透過 Low ラッチ (ILDX\_1) は立ち上がりエッジでトリガーされるフリップフロップ (IFDX) に対応します。

電力を供給すると、ラッチは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力
GE	G	D	Q
0	X	X	変化なし
1	0	X	変化なし
1	1	1	1
1	1	0	0
1	↓	D	D

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## ILDX\_1

### マクロ：Transparent Input Data Latch with Inverted Gate



## 概要

このデザイン エLEMENTは透過データラッチであり、チップに入力されるデータを一時的に保持します。ゲート入力 (G) が Low になると、入力 (D) の値が出力 (Q) に出力されます。入力 D の値は、G が Low から High に切り替わる時にラッチに格納されます。

電力を供給すると、ラッチは非同期的にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力
GE	G	D	Q
0	X	X	変化なし
1	1	X	変化なし
1	0	1	1
1	0	0	0
1	↑	D	D

## デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## ILDX16

### マクロ：Transparent Input Data Latch



### 概要

このデザイン エレメントは単一または複数の透過データ ラッチであり、チップに入力されるデータを一時的に保持します。ラッチ入力 (D) は、IBUF を使用せずに IPAD または IOPAD に接続されます。

ILDX は、入力フリップフロップのマスター ラッチです。入力フリップフロップからは、クロック信号のレベルに対応する出力とクロック信号のエッジに対応する出力という 2 つの出力が使用できます。同じ入力フリップフロップから両方の出力を使用する場合、透過 High ラッチ (ILDX) は立ち下がりエッジでトリガーされるフリップフロップ (IFDX\_1) に対応します。同様に、透過 Low ラッチ (ILDX\_1) は立ち上がりエッジでトリガーされるフリップフロップ (IFDX) に対応します。

電力を供給すると、ラッチは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力
GE	G	D	Q
0	X	X	変化なし
1	0	X	変化なし
1	1	Dn	Dn

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## ILDX4

### マクロ：Transparent Input Data Latch



### 概要

このデザイン エLEMENTは単一または複数の透過データ ラッチであり、チップに入力されるデータを一時的に保持します。ラッチ入力 (D) は、IBUF を使用せずに IPAD または IOPAD に接続されます。

ILDX は、入力フリップフロップのマスター ラッチです。入力フリップフロップからは、クロック信号のレベルに対応する出力とクロック信号のエッジに対応する出力という 2 つの出力が使用できます。同じ入力フリップフロップから両方の出力を使用する場合、透過 High ラッチ (ILDX) は立ち下がりエッジでトリガーされるフリップフロップ (IFDX\_1) に対応します。同様に、透過 Low ラッチ (ILDX\_1) は立ち上がりエッジでトリガーされるフリップフロップ (IFDX) に対応します。

電力を供給すると、ラッチは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力
GE	G	D	Q
0	X	X	変化なし
1	1	X	変化なし
1	0	1	1
1	0	0	0
1	↑	Dn	Dn

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## ILDX8

### マクロ：Transparent Input Data Latch



### 概要

このデザイン エレメントは単一または複数の透過データ ラッチであり、チップに入力されるデータを一時的に保持します。ラッチ入力 (D) は、IBUF を使用せずに IPAD または IOPAD に接続されます。

ILDX は、入力フリップフロップのマスター ラッチです。入力フリップフロップからは、クロック信号のレベルに対応する出力とクロック信号のエッジに対応する出力という 2 つの出力が使用できます。同じ入力フリップフロップから両方の出力を使用する場合、透過 High ラッチ (ILDX) は立ち下がりエッジでトリガーされるフリップフロップ (IFDX\_1) に対応します。同様に、透過 Low ラッチ (ILDX\_1) は立ち上がりエッジでトリガーされるフリップフロップ (IFDX) に対応します。

電力を供給すると、ラッチは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力
GE	G	D	Q
0	X	X	変化なし
1	0	X	変化なし
1	1	Dn	Dn

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## ILDXI

### マクロ：Transparent Input Data Latch (Asynchronous Preset)



## 概要

このデザイン エLEMENTは透過データラッチであり、チップに入力されるデータを一時的に保持します。ゲート入力 (G) が High になると、入力 (D) のデータが出力 (Q) に出力されます。入力 D のデータは、G が High から Low に切り替わるときにラッチに格納されます。

ILDXI は、入力フリップフロップのマスター ラッチです。入力フリップフロップからは、クロック信号のレベルに対応する出力とクロック信号のエッジに対応する出力という 2 つの出力が使用できます。同じ入力フリップフロップから両方の出力を使用する場合、透過 High ラッチ (ILDXI) は立ち下がりエッジでトリガーされるフリップフロップ (IFDXI1) に対応します。同様に、透過 Low ラッチ (ILDXI1) は立ち上がりエッジでトリガーされるフリップフロップ (IFDXI) に対応します。

電力が供給されると、ラッチは非同期にプリセットされ、出力が High になります。

FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力
GE	G	D	Q
0	X	X	変化なし
1	0	X	変化なし
1	1	D	D
1	↓	D	D

## デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## ILDXI\_1

**マクロ：Transparent Input Data Latch with Inverted Gate (Asynchronous Preset)**



### 概要

このデザイン エレメントは透過データ ラッチであり、チップに入力されるデータを一時的に保持します。

電力が供給されると、ラッチは非同期にプリセットされ、出力が High になります。

FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力
GE	G	D	Q
0	X	X	変化なし
1	1	X	変化なし
1	0	D	D
1	↑	D	D

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。


### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## INV

プリミティブ：Inverter



### 概要

このデザイン エLEMENTは、回路図で信号を反転する単一のインバーターです。

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## INV16

### マクロ：16 Inverters



### 概要

このデザイン エLEMENTは、回路図で信号を反転する複数のインバーターです。

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## INV4

### マクロ：Four Inverters



### 概要

このデザイン エLEMENTは、回路図で信号を反転する複数のインバーターです。

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## INV8

### マクロ：Eight Inverters



## 概要

このデザイン エLEMENTは、回路図で信号を反転する複数のインバーターです。

## デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## IOBUF

プリミティブ：Bi-Directional Buffer



## 概要

このデザイン エLEMENTは双方向でシングルエンドの I/O バッファで、内部ロジックを外部双方向ピンに接続する場合に使用します。

## 論理表

入力		双方向	出力
T	I	I/O	O
1	X	Z	I/O
0	1	1	1
0	0	0	0

## ポートの説明

ポート名	方向	幅	機能
O	出力	1	バッファの出力
IO	入出力	1	バッファの入出力
I	入力	1	バッファの入力
T	入力	1	トリステート イネーブル入力

## デザインの入力方法

このELEMENTは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
CAPACITANCE	文字列	"LOW"、"NORMAL"、 "DONT_CARE"	"DONT_CARE"	I/O に低キャパシタンスを使用するか、または通常の固有キャパシタンスを使用するかを指定します。
DRIVE	整数	2、4、6、8、12、16、24	12	I/O 規格として LVTTTL、LVCMOS12、LVCMOS15、LVCMOS18、LVCMOS25 または LVCMOS33 を使用する SelectIO™ バッファの出力の駆動電流 (mA) を選択します。
IOSTANDARD	文字列	データシートを参照	"DEFAULT"	エレメントに I/O 規格を割り当てます。
SLEW	文字列	"SLOW"、"FAST"、 "QUIETIO"	"SLOW"	出力の立ち上がり時間と立ち下がり時間を設定します。この属性の最適な設定方法は、データシートを参照してください。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## IOBUFDS

**プリミティブ：3-State Differential Signaling I/O Buffer with Active Low Output Enable**



## 概要

このデザイン エLEMENTは、低電圧差動信号を使用する双方向バッファです。IOBUFDS では、デザインレベルのインターフェイス信号は、一方がマスターでもう一方がスレーブとなる 2 つの異なるポート (IO、IOB) で表されます。マスターとスレーブは MYNET\_P と MYNET\_N のように、同じ論理信号の反対の状態を示します。また、オプションの差動終端を使用すると、シグナル インテグリティが向上し、外部コンポーネントの数を削減できます。デバイスへの入力データの遅延を調整する遅延ELEMENTも含まれています。

## 論理表

入力		双方向		出力
I	T	I/O	IOB	O
X	1	Z	Z	変化なし
0	0	0	1	0
1	0	1	0	1

## ポートの説明

ポート名	方向	幅	機能
O	出力	1	バッファの出力
IO	入出力	1	Diff_p 入出力
IOB	入出力	1	Diff_n 入出力
I	入力	1	バッファの入力
T	入力	1	トライステート イネーブル入力

## デザインの入力方法

このELEMENTは、回路図で使用できます。

## 使用可能な属性

属性	データ型	値	デフォルト	説明
CAPACITANCE	文字列	"LOW"、 "NORMAL"、 "DONT_CARE"	"DONT_CARE"	I/O に低キャパシタンスを使用するか、または通常の固有キャパシタンスを使用するかを指定します。
IOSTANDARD	文字列	データシートを参照	"DEFAULT"	ELEMENTに I/O 規格を割り当てます。


## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## ISERDES

### プリミティブ : Dedicated I/O Buffer Input Deserializer



## 概要

このデザイン エLEMENTを使用することにより、同期ソリューションを簡単にインプリメントできます。ISERDES は専用のソース同期 I/O アーキテクチャです。このモジュールを使用すると、ソース同期アプリケーションで FPGA のロジックリソースを節約でき、タイミングが複雑になるのを防ぎます。

このモジュールには、シリアル/パラレル コンバーター、シリアル遅延チェーン、ワード アライメント ユニット (BITSLLIP)、クロック イネーブル (CE) モジュールが含まれています。また、さまざまなアプリケーションに対応した複数のクロック入力があり、SelectIO™ 機能と共に使用できます。SERDES のサブモジュールの詳細は次のとおりです。

### 遅延チェーン モジュール

遅延チェーン モジュールは、入力データと転送されたクロックのタイミング関係を調整するための専用アーキテクチャです。このタイミング関係の調整は、ISERDES モジュール内に遅延を配置し、入力のスキューを調整することによって達成します。入力遅延チェーンは、あらかじめ設定しておくか (固定)、動作中に変更できます (可変)。また、このモジュールは IDELAYCTRL プリミティブと共に使用します。

遅延チェーン モジュールを使用するには、次の属性が必要です。

- ・ IOBDELAY\_VALUE
- ・ IOBDELAY
- ・ IOBDELAY\_TYPE

IOBDELAY\_VALUE は、使用する遅延タップの数を指定します。指定可能な値は 0 ~ 63 で、デフォルト値は 0 です。

IOBDELAY 属性を IBUF、IFD、または BOTH に設定すると、遅延チェーンをそれぞれ組み合わせ出力 (O)、レジスタ付き出力 (Q1 ~ Q6)、または両方に使用できます。IOBDELAY 属性を NONE に設定すると、遅延チェーンモジュールがバイパスされます。

IOBDELAY\_TYPE は、“DEFAULT”、“FIXED”、または “VARIABLE” に設定できます。“DEFAULT” に設定すると、ホールド タイムが 0 になります。“FIXED” に設定すると、遅延タップ値は IOBDELAY\_VALUE で設定した値になります。このモードでは、デバイスがプログラムされた後に値を変更することはできません。“VARIABLE” に設定すると、遅延タップの初期値が IOBDELAY\_VALUE の値に設定され、デバイスをプログラムした後に変更可能です。

遅延チェーン モードは、DLYRST、DLYCE、および DLYINC ピンを使用して制御します。これらのピンによる動作は、CLKDIV クロック信号に同期しています。DLYRST を High にアサートすると、遅延チェーンのタップ値が IOBDELAY\_VALUE で設定した値にリセットされます。遅延タップ値をインクリメント/デクリメントするには、DLYCE および DLYINC を使用します。遅延タップ値を変更するには、DLYCE を High にアサートする必要があります。DLYINC を 1 に設定するとインクリメントされ、0 に設定するとデクリメントされます。

次の表に、遅延チェーン制御ピンの値による動作を示します。

動作	DLYRST	DLYCE	DLYINC
IOBDELAY_VALUE の値にリセット	1	X	X
タップ値をインクリメント	0	1	1
タップ値をデクリメント	0	1	0
変化なし	0	0	X

注記：遅延チェーンのすべての動作は、CLKDIV に同期しています。

### シリアル/パラレル コンバーター

ISERDES モジュールのシリアル/パラレル コンバーターは、シリアル データを取り込み、2 ～ 6 のデータ幅に変換します。2 つの ISERDES モジュールをカスケード接続すると、データ入力幅を 7、8、または 10 ビットに拡張できます。データ幅を拡張するには、1 つの ISERDES をマスター モード、もう 1 つの ISERDES をスレーブ モードに設定し、スレーブの SHIFTIN ポートをマスターの SHIFTOUT ポートに接続します。スレーブでは、出力として Q3 ～ Q6 ポートのみを使用します。シリアル/パラレル コンバーターは、SDR または DDR モードの両方で使用できます。

このモジュールは、主に CLK および CLKDIV クロックで制御されます。次の表に、SDR および DDR の異なるモードにおける CLK と CLKDIV の関係を示します。

次の表に、シリアル/パラレル コンバーターの CLK と CLKDIV の関係を示します。

SDR のデータ幅	DDR のデータ幅	CLK	CLKDIV
2	4	2X	X
3	6	3X	X
4	8	4X	X
5	10	5X	X
6	–	6X	X
7	–	7X	X
8	–	8X	X

### CE モジュール

CE モジュールは、基本的には 2:1 パラレル/シリアル コンバーターです。このモジュールは CLKDIV クロック入力で制御され、シリアル/パラレル コンバーター モジュールのクロック イネーブル ポートを制御するのに使用されます。

## BITSLIP モジュール

BITSLIP モジュールは、出力シーケンスを並べ替えるバレル シフターのような機能を実行します。BITSLIP を起動するたびに、出力パターンが変化します。BITSLIP による並べ替えの最大回数は、パターンに含まれるビット数から 1 を引いた数になります ( $\text{DATA\_WIDTH} - 1$ )。BITSLIP は、SDR および DDR の両方でサポートされます。SDR と DDR の出力の並べ替えは、異なるので注意してください。

BITSLIP を使用するには BITSLIP\_ENABLE 属性をオンに設定する必要があります。この属性をオフに設定すると、BITSLIP モジュールはバイパスされます。

BITSLIP の動作は、CLKDIV クロック入力に同期しています。BITSLIP モジュールを起動するには、BITSLIP ポートを CLKDIV の 1 サイクル分だけ High にアサートします。BITSLIP ポートが CLKDIV の 1 サイクル分 High にアサートされると、BITSLIP の動作が完了します。DDR モードでは、CLKDIV の 2 サイクル分経過するまで BITSLIP の動作は安定しません。BITSLIP の出力は、すべてレジスタ付き出力ポート (Q1 ~ Q6) に出力されます。

## その他の機能

### データ幅の拡張

ISERDES モジュールでは、7 ビット幅以上のデータ幅を回復できます。この機能を使用するには、2 つの ISERDES モジュールをインスタンスエートする必要があります。この 2 つの ISERDES は、隣接したマスター/スレーブ ペアである必要があります。ISERDES\_MODE 属性を "MASTER" または "SLAVE" に設定し、ISERDES のペアを区別する必要があります。また、マスターの SHIFTOUT ポートをスレーブの SHIFTIN ポートに接続します。SDR および DDR モードでは、データ幅 7、8、10 がサポートされています。次の表に、SDR および DDR モードで使用可能なデータ幅を示します。

モード	幅
SDR	2、3、4、5、6、7、8
DDR	4、6、8、10

## ポートの説明

ポート名	方向	幅	機能
O	出力	1	ISERDES モジュールのレジスタを介さない組み合わせ出力で、遅延チェーンの出力です。この出力ポートは、ISERDES モジュール内のすべてのサブモジュールをバイパスするようにコンフィギュレーションすることも可能です。BUFIO を駆動できます。
Q1 ~ Q6	出力	1 (それぞれ)	ISERDES モジュールのレジスタ付き出力です。これらの出力を使用すると、ISERDES のサブモジュール バスの次の組み合わせを入力として使用できます。 <ul style="list-style-type: none"> <li>遅延チェーン → シリアル/パラレル コンバーター → BITSLIP モジュール</li> <li>遅延チェーン → シリアル/パラレル コンバーター</li> </ul> これらのポートは、2 ~ 6 ビットに設定できます。データ幅拡張モードでは、10 ビットまで拡張できます。
SHIFTOUT1、SHIFTOUT2	出力	1 (それぞれ)	データ入力を拡張するためのキャリー出力。スレーブの SHIFTIN1、SHIFTIN2 に接続します。
BITSLIP	入力	1	BITSLIP 動作を起動します。このピンを High にすると、BITSLIP モジュールがイネーブルになります。
CE1、CE2	入力	1 (それぞれ)	CE モジュールに供給するクロック イネーブル入力

ポート名	方向	幅	機能
CLK	入力	1	<p>高速転送クロック入力。シリアル/パラレル コンバーターおよび BITSLLIP モジュールを駆動するのに使用するクロック入力です。CLK ポートは、次のいずれかのクロックリソースで駆動します。</p> <ul style="list-style-type: none"> <li>・ クロック領域内の 8 個のグローバル クロック ライン</li> <li>・ 2 個のリージョナル クロック ライン</li> <li>・ 6 個のクロック兼用 I/O (隣接したクロック領域内)</li> <li>・ FPGA (バイパスを介す)</li> </ul>
CLKDIV	入力	1	<p>高速転送分周クロック入力。シリアル/パラレル コンバーター、遅延チェーン、BITSLLIP モジュール、および CE モジュールを駆動するのに使用するクロック入力です。CLK ポートに接続されたクロックよりも低周波数のクロックを入力する必要があります。CLKDIV ポートは、次のいずれかのクロックリソースで駆動します。</p> <ul style="list-style-type: none"> <li>・ クロック領域内の 8 個のグローバル クロック ライン</li> <li>・ 2 個のリージョナル クロック ライン</li> </ul>
D	入力	1	<p>IOB からのシリアル入力データ。ISERDES モジュールにデータを入力するポートです。SelectIO 機能を使用して、I/O 規格を指定できます。</p>
DLYCE	入力	1	<p>遅延チェーンのインクリメント/デクリメントをイネーブルにします。</p>
DLYINC	入力	1	<p>遅延チェーン インクリメント/デクリメントピン。DLYCE ピンを High にアサートすると、DLYINC ピンの値に応じて遅延チェーンのタップ値がインクリメント/デクリメントされます。DLYINC ピンが High の場合はタップ値がインクリメントされ、Low の場合はデクリメントされます。</p>
DLYRST	入力	1	<p>遅延チェーン リセットピン。遅延チェーンのタップ数を IOBDelay_Value で設定された値にリセットします。値が設定されていない場合は、0 にリセットします。</p>
OCLK	入力	1	<p>メモリ インターフェイス アプリケーション用高速クロック。シリアル/パラレル コンバーターを駆動するのに使用するクロック入力です。OCLK ポートは、次のいずれかのクロックリソースで駆動します。</p> <ul style="list-style-type: none"> <li>・ クロック領域内の 8 個のグローバル クロック ライン</li> <li>・ 2 個のリージョナル クロック ライン</li> <li>・ 6 個のクロック兼用 I/O (隣接したクロック領域内)</li> <li>・ FPGA (バイパスを介す)</li> </ul> <p>このクロックは、ストロブ信号が必要なメモリ インターフェイスに適しています。</p>
REV	入力	1	<p>SR を反転します。内部テスト用です。SR を使用した場合、REV ピンによりストレージ エLEMENTが反対のステートになります。リセットがセットよりも優先されます。REV ピンは、ISERDES ではサポートされていません。</p>

ポート名	方向	幅	機能
SR	入力	1	セット/リセット入力。ストレージ エLEMENTの状態をユーザー制約ファイル (UCF) で設定した SRVAL 属性で設定された状態にします。SRVAL = 1 の場合は 1、SRVAL = 0 の場合は 0 になります。SR を使用した場合、REV ピンによりストレージ ELEMENTが反対のステートになります。リセットがセットよりも優先されます。ISERDES コンポーネントのすべてのレジスタに対し、SR ピンはアクティブ High に非同期リセットします。
SHIFTIN1、SHIFTIN2	入力	1 (それぞれ)	データ入力を拡張するためのキャリー入力です。マスターの SHIFTOUT1、SHIFTOUT2 に接続します。

## デザインの入力方法

このELEMENTは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
BITSLIP_ENABLE	ブール代数	FALSE、TRUE	FALSE	BITSLIP コントローラーをイネーブルにします。
DATA_RATE	文字列	"SDR"、"DDR"	"DDR"	データ レートを指定します。
DATA_WIDTH	文字列	DATA_RATE = "DDR" の場合は "4"、"6"、"8"、"10"、 DATA_RATE = "SDR" の場合は "2"、"3"、"4"、"5"、"6"、"7"、"8"	"4"	シリアル/パラレル コンバーターの幅を指定します。SDR と DDR のどちらを選択するかで値が異なります。
INTERFACE_TYPE	文字列	"MEMORY"、 "NETWORKING"	"MEMORY"	ISERDES の使用モデルを指定します。
IOBDelay	文字列	"NONE"、"IBUF"、"IFD"、 "BOTH"	"NONE"	遅延チェーンを使用する ISERDES の出力を指定します。
IOBDelay_TYPE	文字列	"DEFAULT"、 "FIXED"、 "VARIABLE"	"DEFAULT"	遅延チェーンを固定モードまたは可変モードに指定します。
IOBDelay_VALUE	整数	0 ~ 63	0	タップ遅延の初期値を指定します。
NUM_CE	整数	1、2	2	クロック イネーブルの数を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

# JTAGPPC

## プリミティブ：JTAG Primitive for the Power PC



## 概要

このデザイン エLEMENTを使用すると、PPC405 コアにある JTAG ロジック が、コアが存在する FPGA デバイス の JTAG ロジックに接続されます。接続はプログラム可能な配線を介するため、コンフィギュレーション後にのみ確立されます。

## ポートの説明

入力	出力
TDOTSPPC	TDIPPC
TDOPPC	TCK
	TMS

## デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## KEEPER

### プリミティブ：KEEPER Symbol



### 概要

このデザイン エLEMENTは、双方向出力ピンに接続されるネットの値を保持するウィークキーパー エLEMENTです。たとえば、ネットに論理 1 を駆動すると、KEEPER はそのネットにウィーク/抵抗値 1 を駆動します。その後、ネットドライバーがトライステートになっても、KEEPER はウィーク/抵抗値 1 を駆動し続けます。

### ポートの説明

ポート名	方向	幅	機能
O	出力	1 ビット	キーパー出力

### デザインの入力方法

このELEMENTは、回路図で使用するか、HDL コードにインスタンスエートできます。VHDL および Verilog のインスタレーション テンプレートは、下にあります。

このELEMENTは、最上位の回路図ファイルで次のネットに接続できます。


- ・ 入力 I/O マーカーに接続されたネット
- ・ 出力 I/O マーカーおよび OBUFT のようなトライステートにできる I/O ELEMENTの両方に接続されたネット

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## LD

### プリミティブ：Transparent Data Latch



### 概要

LD は透過データラッチです。ゲート イネーブル入力 (G) が High の場合、データ出力 (Q) にデータ入力 (D) の値が出力されます。D 入力の値は、G が High から Low に切り替わるときにラッチ内に格納されます。Q 出力の値は、G が Low の間は変化しません。

電力を供給すると、ラッチは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力		出力
G	D	Q
1	D	D
0	X	変化なし
↓	D	D

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。

### 使用可能な属性

属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後の Q 出力の初期値を指定します。


### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## LD\_1

## プリミティブ：Transparent Data Latch with Inverted Gate



## 概要

このデザイン エLEMENTは、反転ゲート (G) 付き透過データ ラッチです。ゲート (G) 入力 が Low の場合、データ出力 (Q) にデータ入力 (D) の値が出力されます。D 入力の値は、G が Low から High に切り替わるときにラッチ内に格納されます。Q 出力の値は、G が High の間に変化しません。

電力を供給すると、ラッチは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力		出力
G	D	Q
0	D	D
1	X	変化なし
↑	D	D

## デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## LD16

### マクロ：Multiple Transparent Data Latch



### 概要

このデザイン エLEMENTは透過データ ラッチ 16 個で構成されており、共通のゲート イネーブル (G) が 1 つあります。ゲート イネーブル入力 (G) が High の場合、データ出力 (Q) にデータ入力 (D) の値が出力されます。D 入力の値は、G が High から Low に切り替わるときにラッチ内に格納されます。Q 出力の値は、G が Low の間は変化しません。

電力を供給すると、ラッチは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力		出力
G	D	Q
1	Dn	Dn
0	X	変化なし
↓	Dn	Dn

### デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	16 ビット値	すべて 0	コンフィギュレーション後の Q 出力の初期値を指定します。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## LD16CE

### マクロ：Transparent Data Latch with Asynchronous Clear and Gate Enable



### 概要

このデザイン エLEMENTは 16 個の透過データ ラッチで構成されており、非同期クリア (CLR) とゲート イネーブル (GE) があります。非同期クリア入力 (CLR) が High になると、ほかの入力は無視され、データ出力 (Q) が Low にリセットされます。ゲート入力 (G) およびゲート イネーブル (GE) が High で CLR が Low の場合、Q にデータ入力 (D) の値が出力されます。GE が Low の場合、D の値は不定値になります。D 入力の値は、G が High から Low に切り替わる時にラッチ内に格納されます。Q 出力の値は、G または GE が Low の間は変化しません。

電力を供給すると、ラッチは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力				出力
CLR	GE	G	Dn	Qn
1	X	X	X	0
0	0	X	X	変化なし
0	1	1	Dn	Dn
0	1	0	X	変化なし
0	1	↓	Dn	Dn

### デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	16 ビット値	すべて 0	コンフィギュレーション後の Q 出力の初期値を指定します。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## LD4

### マクロ : Multiple Transparent Data Latch



### 概要

このデザイン エLEMENTは透過データ ラッチ 4 個で構成されており、共通のゲート イネーブル (G) が 1 つあります。ゲート イネーブル入力 (G) が High の場合、データ出力 (Q) にデータ入力 (D) の値が出力されます。D 入力の値は、G が High から Low に切り替わるときにラッチ内に格納されます。Q 出力の値は、G が Low の間は変化しません。

電力を供給すると、ラッチは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力		出力
G	D	Q
1	Dn	Dn
0	X	変化なし
↓	Dn	Dn

### デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	4 ビット値	すべて 0	コンフィギュレーション後の Q 出力の初期値を指定します。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## LD4CE

### マクロ：Transparent Data Latch with Asynchronous Clear and Gate Enable



### 概要

このデザイン エLEMENTは 4 個の透過データ ラッチで構成されており、非同期クリア (CLR) とゲート イネーブル (GE) があります。非同期クリア入力 (CLR) が High になると、ほかの入力は無視され、データ出力 (Q) が Low にリセットされます。ゲート入力 (G) およびゲート イネーブル (GE) が High で CLR が Low の場合、Q にデータ入力 (D) の値が出力されます。GE が Low の場合、D の値は不定値になります。D 入力の値は、G が High から Low に切り替わるときにラッチ内に格納されます。Q 出力の値は、G または GE が Low の間は変化しません。

電力を供給すると、ラッチは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力				出力
CLR	GE	G	Dn	Qn
1	X	X	X	0
0	0	X	X	変化なし
0	1	1	Dn	Dn
0	1	0	X	変化なし
0	1	↓	Dn	Dn

### デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	4 ビット値	すべて 0	コンフィギュレーション後の Q 出力の初期値を指定します。

### 詳細情報

- 『Virtex-4 FPGA ユーザー ガイド』(UG070)
- 『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』(DS302)

## LD8

### マクロ：Multiple Transparent Data Latch



### 概要

このデザイン エレメントは透過データ ラッチ 8 個で構成されており、共通のゲート イネーブル (G) が 1 つあります。ゲート イネーブル入力 (G) が High の場合、データ出力 (Q) にデータ入力 (D) の値が出力されます。D 入力の値は、G が High から Low に切り替わるときにラッチ内に格納されます。Q 出力の値は、G が Low の間は変化しません。

電力を供給すると、ラッチは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力		出力
G	D	Q
1	Dn	Dn
0	X	変化なし
↓	Dn	Dn

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	8 ビット値	すべて 0	コンフィギュレーション後の Q 出力の初期値を指定します。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## LD8CE

### マクロ：Transparent Data Latch with Asynchronous Clear and Gate Enable



## 概要

このデザイン エLEMENTは 8 個の透過データ ラッチで構成されており、非同期クリア (CLR) とゲート イネーブル (GE) があります。非同期クリア入力 (CLR) が High になると、ほかの入力は無視され、データ出力 (Q) が Low にリセットされます。ゲート入力 (G) およびゲート イネーブル (GE) が High で CLR が Low の場合、Q にデータ入力 (D) の値が出力されます。GE が Low の場合、D の値は不定値になります。D 入力の値は、G が High から Low に切り替わる時にラッチ内に格納されます。Q 出力の値は、G または GE が Low の間は変化しません。

電力を供給すると、ラッチは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力				出力
CLR	GE	G	Dn	Qn
1	X	X	X	0
0	0	X	X	変化なし
0	1	1	Dn	Dn
0	1	0	X	変化なし
0	1	↓	Dn	Dn

## デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	8 ビット値	すべて 0	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## LDC

### プリミティブ：Transparent Data Latch with Asynchronous Clear



### 概要

このデザイン エLEMENTは、非同期クリア (CLR) がある透過データラッチです。非同期クリア入力 (CLR) が High になると、ほかの入力は無視され、データ出力 (Q) が Low にリセットされます。ゲートイネーブル入力 (G) が High で CLR が Low の場合、Q にデータ入力 (D) の値が出力されます。D 入力の値は、G が High から Low に切り替わる時にラッチ内に格納されます。Q 出力の値は、G が Low の間は変化しません。

電力を供給すると、ラッチは非同期にクリアされ、出力が Low になります。FPGA では、グローバルセット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力
CLR	G	D	Q
1	X	X	0
0	1	D	D
0	0	X	変化なし
0	↓	D	D

### デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

### 使用可能な属性

属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後の Q 出力の初期値を指定します。


### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## LDC\_1

### プリミティブ：Transparent Data Latch with Asynchronous Clear and Inverted Gate



## 概要

このデザイン エLEMENTは、非同期クリア (CLR) および反転ゲート (G) 付き透過データラッチです。CLR が High になると、ほかの入力 (D、G) は無視され、データ出力 (Q) が Low にリセットされます。ゲート (G) 入力および CLR が Low の場合、Q にデータ入力 (D) の値が出力されます。D 入力の値は、G が Low から High に切り替わる時にラッチ内に格納されます。Q 出力の値は、G が High の間は変化しません。

電力を供給すると、ラッチは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力
CLR	G	D	Q
1	X	X	0
0	0	D	D
0	1	X	変化なし
0	↑	D	D

## デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- 『Virtex-4 FPGA ユーザー ガイド』(UG070)
- 『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』(DS302)

## LDCE

### プリミティブ：Transparent Data Latch with Asynchronous Clear and Gate Enable



## 概要

このデザイン エレメントは、非同期クリア (CLR) およびゲート イネーブル (GE) 付き透過データ ラッチです。非同期クリア入力 (CLR) が High になると、ほかの入力は無視され、データ出力 (Q) が Low にリセットされます。ゲート入力 (G) およびゲート イネーブル (GE) が High で、CLR が Low のとき、Q にはデータ入力 (D) が使用されます。GE が Low の場合、D の値は不定値になります。D 入力の値は、G が High から Low に切り替わるときにラッチ内に格納されます。Q 出力の値は、G または GE が Low の間は変化しません。

電力を供給すると、ラッチは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力				出力
CLR	GE	G	D	Q
1	X	X	X	0
0	0	X	X	変化なし
0	1	1	D	D
0	1	0	X	変化なし
0	1	↓	D	D

## デザインの入力方法

このエレメントは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- 『Virtex-4 FPGA ユーザー ガイド』(UG070)
- 『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』(DS302)

## LDCE\_1

**プリミティブ：Transparent Data Latch with Asynchronous Clear, Gate Enable, and Inverted Gate**



### 概要

このデザイン エLEMENTは、非同期クリア (CLR)、ゲート イネーブル (GE)、反転ゲート (G) 付きの透過データ ラッチです。非同期クリア入力 (CLR) が High になると、ほかの入力は無視され、データ出力 (Q) が Low にリセットされます。G および CLR が Low、GE が High のとき、Q にはデータ入力 (D) が使用されます。D 入力の値は、G が Low から High に切り替わる時にラッチ内に格納されます。Q 出力の値は、G が High または GE が Low の間は変化しません。

電力を供給すると、ラッチは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力				出力
CLR	GE	G	D	Q
1	X	X	X	0
0	0	X	X	変化なし
0	1	0	D	D
0	1	1	X	変化なし
0	1	↑	D	D

### デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	コンフィギュレーション後の Q 出力の初期値を指定します。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## LDCP

### プリミティブ：Transparent Data Latch with Asynchronous Clear and Preset



### 概要

このデザイン エLEMENTは、データ入力 (D)、非同期クリア入力 (CLR)、プリセット入力 (PRE) がある透過データ ラッチです。CLR が High になると、ほかの入力は無視され、データ出力 (Q) が Low にリセットされます。PRE が High、CLR が Low の場合、データ出力 (Q) は High にプリセットされます。ゲート入力 (G) が High で CLR と PRE が Low の場合、Q にデータ入力 (D) の値が出力されます。D 入力の値は、G が High から Low に切り替わるときにラッチ内に格納されます。Q 出力の値は、G が Low の間は変化しません。

電力を供給すると、ラッチは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力				出力
CLR	PRE	G	D	Q
1	X	X	X	0
0	1	X	X	1
0	0	1	D	D
0	0	0	X	変化なし
0	0	↓	D	D

### デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	整数	0、1	0	電源投入時または GSR のアサート時の Q ポートの初期値を指定します。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## LDCP\_1

**プリミティブ：Transparent Data Latch with Asynchronous Clear and Preset and Inverted Gate**



### 概要

このデザイン エLEMENTは、データ (D)、非同期クリア (CLR)、プリセット (PRE)、反転ゲート (G) がある透過データ ラッチです。CLR が High になると、ほかの入力は無視され、データ出力 (Q) が Low にリセットされます。PRE が High、CLR が Low の場合、データ出力 (Q) は High にプリセットされます。ゲート入力 (G)、CLR、PRE が Low の場合、Q にデータ入力 (D) の値が出力されます。D 入力の値は、G が Low から High に切り替わるときにラッチ内に格納されます。Q 出力の値は、G が High の間は変化しません。

電力を供給すると、ラッチは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力				出力
CLR	PRE	G	D	Q
1	X	X	X	0
0	1	X	X	1
0	0	0	D	D
0	0	1	X	変化なし
0	0	↑	D	D

### デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	整数	0、1	0	電源投入時または GSR のアサート時の Q ポートの初期値を指定します。

### 詳細情報

- 『Virtex-4 FPGA ユーザー ガイド』(UG070)
- 『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』(DS302)

## LDCPE

### プリミティブ : Transparent Data Latch with Asynchronous Clear and Preset and Gate Enable



### 概要

このデザイン エLEMENTは、データ (D)、非同期クリア (CLR)、非同期プリセット (PRE)、ゲート イネーブル (GE) がある透過データ ラッチです。CLR が High になると、ほかの入力は無視され、データ出力 (Q) が Low にリセットされます。PRE が High、CLR が Low の場合、データ出力 (Q) は High にプリセットされます。ゲート入力 (G) と GE が High で CLR と PRE が Low の場合、Q にはデータ入力 (D) の値が出力されます。D 入力の値は、G が High から Low に切り替わる時にラッチ内に格納されます。Q 出力の値は、G または GE が Low の間は変化しません。

電力を供給すると、ラッチは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力					出力
CLR	PRE	GE	G	D	Q
1	X	X	X	X	0
0	1	X	X	X	1
0	0	0	X	X	変化なし
0	0	1	1	0	0
0	0	1	1	1	1
0	0	1	0	X	変化なし
0	0	1	↓	D	D

### ポートの説明

ポート名	方向	幅	機能
Q	出力	1	データ出力
CLR	入力	1	非同期クリア/リセット入力
D	入力	1	データ入力
G	入力	1	ゲート入力
GE	入力	1	ゲート イネーブル入力
PRE	入力	1	非同期プリセット/セット入力

## デザインの入力方法

このELEMENTは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	整数	0、1	0	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## LDCPE\_1

**プリミティブ : Transparent Data Latch with Asynchronous Clear and Preset, Gate Enable, and Inverted Gate**



### 概要

このデザイン エレメントは、データ (D)、非同期クリア (CLR)、非同期プリセット (PRE)、ゲート イネーブル (GE)、反転ゲート (G) がある透過データ ラッチです。CLR が High になると、ほかの入力は無視され、データ出力 (Q) が Low にリセットされます。PRE が High、CLR が Low の場合、データ出力 (Q) は High にプリセットされます。GE が High で、G、CLR、PRE が Low の場合、Q にデータ入力 (D) の値が出力されます。D 入力の値は、G が Low から High に切り替わる時にラッチ内に格納されます。Q 出力の値は、G が High または GE が Low の間は変化しません。

電力を供給すると、ラッチは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力					出力
CLR	PRE	GE	G	D	Q
1	X	X	X	X	0
0	1	X	X	X	1
0	0	0	X	X	変化なし
0	0	1	0	D	D
0	0	1	1	X	変化なし
0	0	1	↑	D	D

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。

### 使用可能な属性

属性	データ型	値	デフォルト	説明
INIT	整数	0、1	0	電源投入時または GSR のアサート時の Q ポートの初期値を指定します。




## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## LDE

### プリミティブ：Transparent Data Latch with Gate Enable



### 概要

このデザイン エLEMENTは、データ入力 (D) とゲート イネーブル入力 (GE) がある透過データ ラッチです。ゲート入力 (G) とゲート イネーブル (GE) が High の場合、Q 出力にはデータ入力 (D) の値が出力されます。D 入力の値は、G が High から Low に切り替わるときにラッチ内に格納されます。Q 出力の値は、G または GE が Low の間は変化しません。

電力を供給すると、ラッチは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力
GE	G	D	Q
0	X	X	変化なし
1	1	D	D
1	0	X	変化なし
1	↓	D	D

### デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	電源投入時または GSR のアサート時の Q ポートの初期値を指定します。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## LDE\_1

### プリミティブ：Transparent Data Latch with Gate Enable and Inverted Gate



## 概要

このデザイン エLEMENTは、データ入力 (D) とゲート イネーブル入力 (GE)、反転ゲート (G) がある透過データ ラッチです。G が Low で GE が High の場合、Q 出力にはデータ入力 (D) の値が出力されます。D 入力の値は、G が Low から High に切り替わるときにラッチ内に格納されます。Q 出力の値は、G が High または GE が Low の間は変化しません。

電力を供給すると、ラッチは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力
GE	G	D	Q
0	X	X	変化なし
1	0	D	D
1	1	X	変化なし
1	↑	D	D

## デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	0	電源投入時または GSR のアサート時の Q ポートの初期値を指定します。

## 詳細情報

- 『Virtex-4 FPGA ユーザー ガイド』(UG070)
- 『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』(DS302)

## LDP

### プリミティブ：Transparent Data Latch with Asynchronous Preset



## 概要

このデザイン エレメントは、非同期プリセット (PRE) がある透過データ ラッチです。PRE が High になると、ほかの入力は無視され、データ出力 (Q) が High にプリセットされます。ゲート入力 (G) が High で PRE が Low の場合、Q にはデータ入力 (D) の値が出力されます。D 入力の値は、G が High から Low に切り替わるときにラッチ内に格納されます。Q 出力の値は、G が Low の間は変化しません。

電力が供給されると、ラッチは非同期にプリセットされ、出力が High になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力
PRE	G	D	Q
1	X	X	1
0	1	0	0
0	1	1	1
0	0	X	変化なし
0	↓	D	D

## デザインの入力方法

このエレメントは、回路図でのみ使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	1	電源投入時または GSR のアサート時の Q ポートの初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## LDP\_1

### プリミティブ：Transparent Data Latch with Asynchronous Preset and Inverted Gate



## 概要

このデザイン エLEMENTは、非同期プリセット (PRE)、反転ゲート (G) がある透過データラッチです。PRE が High になると、ほかの入力は無視され、データ出力 (Q) が High にプリセットされます。G と PRE が Low の場合、Q にはデータ入力 (D) の値が出力されます。D 入力の値は、G が Low から High に切り替わるときにラッチ内に格納されます。Q 出力の値は、G が High の間は変化しません。

電力が供給されると、ラッチは非同期にプリセットされ、出力が High になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力
PRE	G	D	Q
1	X	X	1
0	0	D	D
0	1	X	変化なし
0	↑	D	D

## デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	1	電源投入時または GSR のアサート時の Q ポートの初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## LDPE

### プリミティブ : Transparent Data Latch with Asynchronous Preset and Gate Enable



## 概要

このデザイン エレメントは、非同期プリセット (PRE) およびゲート イネーブル (GE) 付き透過データ ラッチです。PRE が High になると、ほかの入力は無視され、データ出力 (Q) が High にプリセットされます。ゲート入力 (G) およびゲート イネーブル (GE) が High の場合、Q にデータ入力 (D) の値が出力されます。D 入力の値は、G が High から Low に切り替わる時にラッチ内に格納されます。Q 出力の値は、G または GE が Low の間は変化しません。

電力が供給されると、ラッチは非同期にプリセットされ、出力が High になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力				出力
PRE	GE	G	D	Q
1	X	X	X	1
0	0	X	X	変化なし
0	1	1	D	D
0	1	0	X	変化なし
0	1	↓	D	D

## デザインの入力方法

このエレメントは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	1	電源投入時または GSR のアサート時の Q ポートの初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## LDPE\_1

**プリミティブ**：Transparent Data Latch with Asynchronous Preset, Gate Enable, and Inverted Gate



## 概要

このデザイン エLEMENTは、非同期プリセット (PRE)、ゲート イネーブル (GE)、反転ゲート (G) 付きの透過データ ラッチです。PRE が High になると、ほかの入力は無視され、データ出力 (Q) が High にプリセットされます。G および PRE が Low で、GE が High の場合、Q にデータ入力 (D) の値が出力されます。D 入力の値は、G が Low から High に切り替わるときにラッチ内に格納されます。Q 出力の値は、G が High または GE が Low の間に変化しません。

電力が供給されると、ラッチは非同期にプリセットされ、出力が High になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力				出力
PRE	GE	G	D	Q
1	X	X	X	1
0	0	X	X	変化なし
0	1	0	D	D
0	1	1	X	変化なし
0	1	↑	D	D

## デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	2 進数	0、1	1	電源投入時または GSR のアサート時の Q ポートの初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## LUT1

### プリミティブ：1-Bit Look-Up Table with General Output



### 概要

このデザイン エレメントは汎用出力 (O) を持つ 1 ビットのルックアップ テーブル (LUT) です。

LUT のファンクションを設定するため、INIT 属性を使用して、各入力値に対する出力値を 16 進数で指定する必要があります。このエレメントは、バッファまたはインバーターの機能を果たします。これらのエレメントは基本ブロックで、各 CLB スライスに 2 つ、各 CLB に 4 つずつあります。LUT には複数のバリエーションがあり、異なるタイミング モデルでレイアウト前のタイミングをより正確に予測する必要がある場合に使用できます。

FPGA LUT プリミティブでは、INIT パラメーターで論理値が設定されます。デフォルトは 0 で、入力値にかかわらず出力を 0 に駆動します (グラウンドとして機能)。ただし多くの場合、LUT プリミティブのロジック ファンクションを指定するため、INIT 値を設定する必要があります。LUT の値を指定する方法には、次の 2 つがあります。

**論理表を使用する方法：**LUT の INIT 値を決定する一般的な方法。すべての入力をリストした 2 進数の論理表を作成し、出力の論理値を指定して、これらの出力値から INIT 文字列を作成します。

**論理式を使用する方法：**リストされた論理表の値に対応する LUT の各入力にパラメーターを定義し、パラメーターを基にロジックの論理式を生成します。概念を理解してしまえばこの方法の方が簡単ですが、コードで最初に適切なパラメーターを指定する必要があります。

### 論理表

入力	出力
I0	O
0	INIT[0]
1	INIT[1]
INIT = INIT 属性に割り当てられた 2 進数値	

### デザインの入力方法

このエレメントは、回路図で使用できます。

### 使用可能な属性

属性	データ型	値	デフォルト	説明
INIT	16 進数	2 ビット値	すべて 0	ルックアップ テーブルの論理値を指定します。




## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## LUT1\_D

### プリミティブ：1-Bit Look-Up Table with Dual Output



### 概要

このデザイン エLEMENTは 1 ビットのルックアップ テーブル (LUT) で、同じ機能を持つ O および LO という 2 つの出力があります。このELEMENTはバッファまたはインバータの機能を果たします。

出力 O は汎用インターコネクトです。LO 出力は同じ CLB スライス内の別の入力または高速バッファに接続します。LUT のファンクションを設定するため、INIT 属性を使用して、各入力値に対する出力値を 16 進数で指定する必要があります。

FPGA LUT プリミティブでは、INIT パラメーターで論理値が設定されます。デフォルトは 0 で、入力値にかかわらず出力を 0 に駆動します (グラウンドとして機能)。ただし多くの場合、LUT プリミティブのロジック ファンクションを指定するため、INIT の値を設定する必要があります。LUT の値を指定する方法には、次の 2 つがあります。

- ・ **論理表を使用する方法**：LUT の INIT 値を決定する一般的な方法。すべての入力をリストした 2 進数の論理表を作成し、出力の論理値を指定して、これらの出力値から INIT 文字列を作成します。
- ・ **論理式を使用する方法**：リストされた論理表の値に対応する LUT の各入力にパラメーターを定義し、パラメーターを基にロジックの論理式を生成します。概念を理解してしまえばこの方法の方が簡単ですが、コードで最初に適切なパラメーターを指定する必要があります。

### 論理表

入力	出力	
IO	O	LO
0	INIT[0]	INIT[0]
1	INIT[1]	INIT[1]
INIT = INIT 属性に割り当てられた 2 進数値		

### デザインの入力方法

このELEMENTは、回路図で使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	16 進数	2 ビット値	すべて 0	ルックアップ テーブルの論理値を指定します。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## LUT1\_L

**プリミティブ：1-Bit Look-Up Table with Local Output**



### 概要

このデザイン エLEMENT は、1 ビットのルックアップ テーブル (LUT) で、同じ CLB スライス内にある別の出力および高速バッファへの接続に使用するローカル出力 (LO) があります。このELEMENTはバッファまたはインバーターの機能を果たします。

LUT のファンクションを設定するため、INIT 属性を使用して、各入力値に対する出力値を 16 進数で指定する必要があります。

FPGA LUT プリミティブでは、INIT パラメーターで論理値が設定されます。デフォルトは 0 で、入力値にかかわらず出力を 0 に駆動します (グラウンドとして機能)。ただし多くの場合、LUT プリミティブのロジック ファンクションを指定するため、INIT 値を設定する必要があります。LUT の値を指定する方法には、次の 2 つがあります。

**論理表を使用する方法：**LUT の INIT 値を決定する一般的な方法。すべての入力をリストした 2 進数の論理表を作成し、出力の論理値を指定して、これらの出力値から INIT 文字列を作成します。

**論理式を使用する方法：**リストされた論理表の値に対応する LUT の各入力にパラメーターを定義し、パラメーターを基にロジックの論理式を生成します。概念を理解してしまえばこの方法の方が簡単ですが、コードで最初に適切なパラメーターを指定する必要があります。

### 論理表

入力	出力
I0	LO
0	INIT[0]
1	INIT[1]
INIT = INIT 属性に割り当てられた 2 進数値	

### デザインの入力方法

このELEMENTは、回路図で使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	16 進数	2 ビット値	すべて 0	ルックアップ テーブルの論理値を指定します。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## LUT2

### プリミティブ：2-Bit Look-Up Table with General Output



### 概要

このデザイン エレメントは、汎用出力 (O) を持つ 2 ビットのルックアップ テーブル (LUT) です。

LUT のファンクションを設定するため、INIT 属性を使用して、各入力値に対する出力値を 16 進数で指定する必要があります。このエレメントは、バッファまたはインバーターの機能を果たします。これらのエレメントは基本ブロックで、各 CLB スライスに 2 つ、各 CLB に 4 つずつあります。LUT には複数のバリエーションがあり、異なるタイミング モデルでレイアウト前のタイミングをより正確に予測する必要がある場合に使用できます。

FPGA LUT プリミティブでは、INIT パラメーターで論理値が設定されます。デフォルトは 0 で、入力値にかかわらず出力を 0 に駆動します (グラウンドとして機能)。ただし多くの場合、LUT プリミティブのロジック ファンクションを指定するため、INIT 値を設定する必要があります。LUT の値を指定する方法には、次の 2 つがあります。

**論理表を使用する方法：**LUT の INIT 値を決定する一般的な方法。すべての入力をリストした 2 進数の論理表を作成し、出力の論理値を指定して、これらの出力値から INIT 文字列を作成します。

**論理式を使用する方法：**リストされた論理表の値に対応する LUT の各入力にパラメーターを定義し、パラメーターを基にロジックの論理式を生成します。概念を理解してしまえばこの方法の方が簡単ですが、コードで最初に適切なパラメーターを指定する必要があります。

### 論理表

入力		出力
I1	I0	O
0	0	INIT[0]
0	1	INIT[1]
1	0	INIT[2]
1	1	INIT[3]
INIT = INIT 属性で指定された 16 進数値を 2 進数で表した値		

### デザインの入力方法

このエレメントは、回路図で使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	16 進数	4 ビット値	すべて 0	ルックアップ テーブルの論理値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## LUT2\_D

### プリミティブ：2-Bit Look-Up Table with Dual Output



### 概要

このデザイン エLEMENTは 2 ビットのルックアップ テーブル (LUT) で、同じ機能を持つ O および LO という 2 つの出力があります。

出力 O は汎用インターコネクトです。LO 出力は同じ CLB スライス内の別の入力または高速バッファに接続します。LUT のファンクションを設定するため、INIT 属性を使用して、各入力値に対する出力値を 16 進数で指定する必要があります。

FPGA LUT プリミティブでは、INIT パラメーターで論理値が設定されます。デフォルトは 0 で、入力値にかかわらず出力を 0 に駆動します (グラウンドとして機能)。ただし多くの場合、LUT プリミティブのロジック ファンクションを指定するため、INIT の値を設定する必要があります。LUT の値を指定する方法には、次の 2 つがあります。

- ・ **論理表を使用する方法**：LUT の INIT 値を決定する一般的な方法。すべての入力をリストした 2 進数の論理表を作成し、出力の論理値を指定して、これらの出力値から INIT 文字列を作成します。
- ・ **論理式を使用する方法**：リストされた論理表の値に対応する LUT の各入力にパラメーターを定義し、パラメーターを基にロジックの論理式を生成します。概念を理解してしまえばこの方法の方が簡単ですが、コードで最初に適切なパラメーターを指定する必要があります。

### 論理表

入力		出力	
I1	I0	O	LO
0	0	INIT[0]	INIT[0]
0	1	INIT[1]	INIT[1]
1	0	INIT[2]	INIT[2]
1	1	INIT[3]	INIT[3]
INIT = INIT 属性で指定された 16 進数値を 2 進数で表した値			

### デザインの入力方法

このELEMENTは、回路図で使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	16 進数	4 ビット値	すべて 0	ルックアップ テーブルの論理値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## LUT2\_L

### プリミティブ：2-Bit Look-Up Table with Local Output



### 概要

このデザイン エレメント は 2 ビットのルックアップ テーブル (LUT) で、同じ CLB スライス内にある別の出力および高速バッファへの接続に使用するローカル出力 (LO) があります。このエレメントはバッファまたはインバーターの機能を果たします。

LUT のファンクションを設定するため、INIT 属性を使用して、各入力値に対する出力値を 16 進数で指定する必要があります。

FPGA LUT プリミティブでは、INIT パラメーターで論理値が設定されます。デフォルトは 0 で、入力値にかかわらず出力を 0 に駆動します (グラウンドとして機能)。ただし多くの場合、LUT プリミティブのロジック ファンクションを指定するため、INIT 値を設定する必要があります。LUT の値を指定する方法には、次の 2 つがあります。

**論理表を使用する方法：**LUT の INIT 値を決定する一般的な方法。すべての入力をリストした 2 進数の論理表を作成し、出力の論理値を指定して、これらの出力値から INIT 文字列を作成します。

**論理式を使用する方法：**リストされた論理表の値に対応する LUT の各入力にパラメーターを定義し、パラメーターを基にロジックの論理式を生成します。概念を理解してしまえばこの方法の方が簡単ですが、コードで最初に適切なパラメーターを指定する必要があります。

### 論理表

入力		出力
I1	I0	LO
0	0	INIT[0]
0	1	INIT[1]
1	0	INIT[2]
1	1	INIT[3]
INIT = INIT 属性で指定された 16 進数値を 2 進数で表した値		

### デザインの入力方法

このエレメントは、回路図で使用できます。

### 使用可能な属性

属性	データ型	値	デフォルト	説明
INIT	16 進数	4 ビット値	すべて 0	ルックアップ テーブルの論理値を指定します。




## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## LUT3

### プリミティブ：3-Bit Look-Up Table with General Output



### 概要

このデザイン エレメントは、汎用出力 (O) を持つ 3 ビットのルックアップ テーブル (LUT) です。LUT のファンクションを設定するため、INIT 属性を使用して、各入力値に対する出力値を 16 進数で指定する必要があります。

LUT のファンクションを設定するため、INIT 属性を使用して、各入力値に対する出力値を 16 進数で指定する必要があります。このエレメントは、バッファまたはインバーターの機能を果たします。これらのエレメントは基本ブロックで、各 CLB スライスに 2 つ、各 CLB に 4 つずつあります。LUT には複数のバリエーションがあり、異なるタイミング モデルでレイアウト前のタイミングをより正確に予測する必要がある場合に使用できます。

FPGA LUT プリミティブでは、INIT パラメーターで論理値が設定されます。デフォルトは 0 で、入力値にかかわらず出力を 0 に駆動します (グラウンドとして機能)。ただし多くの場合、LUT プリミティブのロジック ファンクションを指定するため、INIT 値を設定する必要があります。LUT の値を指定する方法には、次の 2 つがあります。

**論理表を使用する方法：**LUT の INIT 値を決定する一般的な方法。すべての入力をリストした 2 進数の論理表を作成し、出力の論理値を指定して、これらの出力値から INIT 文字列を作成します。

**論理式を使用する方法：**リストされた論理表の値に対応する LUT の各入力にパラメーターを定義し、パラメーターを基にロジックの論理式を生成します。概念を理解してしまえばこの方法の方が簡単ですが、コードで最初に適切なパラメーターを指定する必要があります。

### 論理表

入力			出力
I2	I1	I0	O
0	0	0	INIT[0]
0	0	1	INIT[1]
0	1	0	INIT[2]
0	1	1	INIT[3]
1	0	0	INIT[4]
1	0	1	INIT[5]
1	1	0	INIT[6]
1	1	1	INIT[7]
INIT = INIT 属性で指定された 16 進数値を 2 進数で表した値			

### デザインの入力方法

このエレメントは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	16 進数	8 ビット値	すべて 0	ルックアップ テーブルの論理値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## LUT3\_D

### プリミティブ：3-Bit Look-Up Table with Dual Output



### 概要

このデザイン エLEMENTは 3 ビットのルックアップ テーブル (LUT) で、同じ機能を持つ O および LO という 2 つの出力があります。

出力 O は汎用インターコネクトです。LO 出力は同じ CLB スライス内の別の入力または高速バッファに接続します。LUT のファンクションを設定するため、INIT 属性を使用して、各入力値に対する出力値を 16 進数で指定する必要があります。

FPGA LUT プリミティブでは、INIT パラメーターで論理値が設定されます。デフォルトは 0 で、入力値にかかわらず出力を 0 に駆動します (グラウンドとして機能)。ただし多くの場合、LUT プリミティブのロジック ファンクションを指定するため、INIT の値を設定する必要があります。LUT の値を指定する方法には、次の 2 つがあります。

- ・ **論理表を使用する方法**：LUT の INIT 値を決定する一般的な方法。すべての入力をリストした 2 進数の論理表を作成し、出力の論理値を指定して、これらの出力値から INIT 文字列を作成します。
- ・ **論理式を使用する方法**：リストされた論理表の値に対応する LUT の各入力にパラメーターを定義し、パラメーターを基にロジックの論理式を生成します。概念を理解してしまえばこの方法の方が簡単ですが、コードで最初に適切なパラメーターを指定する必要があります。

### 論理表

入力			出力	
I2	I1	I0	O	LO
0	0	0	INIT[0]	INIT[0]
0	0	1	INIT[1]	INIT[1]
0	1	0	INIT[2]	INIT[2]
0	1	1	INIT[3]	INIT[3]
1	0	0	INIT[4]	INIT[4]
1	0	1	INIT[5]	INIT[5]
1	1	0	INIT[6]	INIT[6]
1	1	1	INIT[7]	INIT[7]
INIT = INIT 属性で指定された 16 進数値を 2 進数で表した値				

### デザインの入力方法

このELEMENTは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	16 進数	8 ビット値	すべて 0	ルックアップ テーブルの論理値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## LUT3\_L

### プリミティブ : 3-Bit Look-Up Table with Local Output



### 概要

このデザイン エLEMENT は 3 ビットのルックアップ テーブル (LUT) で、同じ CLB スライス内にある別の出力および高速バッファへの接続に使用するローカル出力 (LO) があります。このELEMENTはバッファまたはインバーターの機能を果たします。

LUT のファンクションを設定するため、INIT 属性を使用して、各入力値に対する出力値を 16 進数で指定する必要があります。

FPGA LUT プリミティブでは、INIT パラメーターで論理値が設定されます。デフォルトは 0 で、入力値にかかわらず出力を 0 に駆動します (グランドとして機能)。ただし多くの場合、LUT プリミティブのロジック ファンクションを指定するため、INIT 値を設定する必要があります。LUT の値を指定する方法には、次の 2 つがあります。

**論理表を使用する方法 :** LUT の INIT 値を決定する一般的な方法。すべての入力をリストした 2 進数の論理表を作成し、出力の論理値を指定して、これらの出力値から INIT 文字列を作成します。

**論理式を使用する方法 :** リストされた論理表の値に対応する LUT の各入力にパラメーターを定義し、パラメーターを基にロジックの論理式を生成します。概念を理解してしまえばこの方法の方が簡単ですが、コードで最初に適切なパラメーターを指定する必要があります。

### 論理表

入力			出力
I2	I1	I0	LO
0	0	0	INIT[0]
0	0	1	INIT[1]
0	1	0	INIT[2]
0	1	1	INIT[3]
1	0	0	INIT[4]
1	0	1	INIT[5]
1	1	0	INIT[6]
1	1	1	INIT[7]
INIT = INIT 属性で指定された 16 進数値を 2 進数で表した値			

### デザインの入力方法

このELEMENTは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	16 進数	8 ビット値	すべて 0	ルックアップ テーブルの論理値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## LUT4

### プリミティブ：4-Bit Look-Up-Table with General Output



### 概要

このデザイン エレメントは、汎用出力 (O) を持つ 4 ビットのルックアップ テーブル (LUT) です。

LUT のファンクションを設定するため、INIT 属性を使用して、各入力値に対する出力値を 16 進数で指定する必要があります。このエレメントは、バッファまたはインバーターの機能を果たします。これらのエレメントは基本ブロックで、各 CLB スライスに 2 つ、各 CLB に 4 つずつあります。LUT には複数のバリエーションがあり、異なるタイミング モデルでレイアウト前のタイミングをより正確に予測する必要がある場合に使用できます。

FPGA LUT プリミティブでは、INIT パラメーターで論理値が設定されます。デフォルトは 0 で、入力値にかかわらず出力を 0 に駆動します (グラウンドとして機能)。ただし多くの場合、LUT プリミティブのロジック ファンクションを指定するため、INIT 値を設定する必要があります。LUT の値を指定する方法には、次の 2 つがあります。

**論理表を使用する方法：**LUT の INIT 値を決定する一般的な方法。すべての入力をリストした 2 進数の論理表を作成し、出力の論理値を指定して、これらの出力値から INIT 文字列を作成します。

**論理式を使用する方法：**リストされた論理表の値に対応する LUT の各入力にパラメーターを定義し、パラメーターを基にロジックの論理式を生成します。概念を理解してしまえばこの方法の方が簡単ですが、コードで最初に適切なパラメーターを指定する必要があります。

### 論理表

入力				出力
I3	I2	I1	I0	O
0	0	0	0	INIT[0]
0	0	0	1	INIT[1]
0	0	1	0	INIT[2]
0	0	1	1	INIT[3]
0	1	0	0	INIT[4]
0	1	0	1	INIT[5]
0	1	1	0	INIT[6]
0	1	1	1	INIT[7]
1	0	0	0	INIT[8]
1	0	0	1	INIT[9]
1	0	1	0	INIT[10]
1	0	1	1	INIT[11]
1	1	0	0	INIT[12]



入力				出力
I3	I2	I1	I0	O
1	1	0	1	INIT[13]
1	1	1	0	INIT[14]
1	1	1	1	INIT[15]
INIT = INIT 属性で指定された 16 進数値を 2 進数で表した値				

## デザインの入力方法

このエレメントは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	16 進数	16 ビット値	すべて 0	ルックアップ テーブルの論理値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## LUT4\_D

### プリミティブ : 4-Bit Look-Up Table with Dual Output



### 概要

このデザイン エLEMENTは 4 ビットのルックアップ テーブル (LUT) で、同じ機能を持つ O および LO という 2 つの出力があります。

出力 O は汎用インターコネクトです。LO 出力は同じ CLB スライス内の別の入力または高速バッファに接続します。LUT のファンクションを設定するため、INIT 属性を使用して、各入力値に対する出力値を 16 進数で指定する必要があります。

FPGA LUT プリミティブでは、INIT パラメーターで論理値が設定されます。デフォルトは 0 で、入力値にかかわらず出力を 0 に駆動します (グラウンドとして機能)。ただし多くの場合、LUT プリミティブのロジック ファンクションを指定するため、INIT の値を設定する必要があります。LUT の値を指定する方法には、次の 2 つがあります。

- ・ **論理表を使用する方法** : LUT の INIT 値を決定する一般的な方法。すべての入力をリストした 2 進数の論理表を作成し、出力の論理値を指定して、これらの出力値から INIT 文字列を作成します。
- ・ **論理式を使用する方法** : リストされた論理表の値に対応する LUT の各入力にパラメーターを定義し、パラメーターを基にロジックの論理式を生成します。概念を理解してしまえばこの方法の方が簡単ですが、コードで最初に適切なパラメーターを指定する必要があります。

### 論理表

入力				出力	
I3	I2	I1	I0	O	LO
0	0	0	0	INIT[0]	INIT[0]
0	0	0	1	INIT[1]	INIT[1]
0	0	1	0	INIT[2]	INIT[2]
0	0	1	1	INIT[3]	INIT[3]
0	1	0	0	INIT[4]	INIT[4]
0	1	0	1	INIT[5]	INIT[5]
0	1	1	0	INIT[6]	INIT[6]
0	1	1	1	INIT[7]	INIT[7]
1	0	0	0	INIT[8]	INIT[8]
1	0	0	1	INIT[9]	INIT[9]
1	0	1	0	INIT[10]	INIT[10]
1	0	1	1	INIT[11]	INIT[11]
1	1	0	0	INIT[12]	INIT[12]

入力				出力	
I3	I2	I1	I0	O	LO
1	1	0	1	INIT[13]	INIT[13]
1	1	1	0	INIT[14]	INIT[14]
1	1	1	1	INIT[15]	INIT[15]
INIT = INIT 属性で指定された 16 進数値を 2 進数で表した値					

## デザインの入力方法

このエレメントは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	16 進数	16 ビット値	すべて 0	ルックアップ テーブルの論理値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## LUT4\_L

### プリミティブ : 4-Bit Look-Up Table with Local Output



### 概要

このデザイン エLEMENT は 4 ビットのルックアップ テーブル (LUT) で、同じ CLB スライス内にある別の出力および高速バッファへの接続に使用するローカル出力 (LO) があります。このELEMENTはバッファまたはインバーターの機能を果たします。

LUT のファンクションを設定するため、INIT 属性を使用して、各入力値に対する出力値を 16 進数で指定する必要があります。

FPGA LUT プリミティブでは、INIT パラメーターで論理値が設定されます。デフォルトは 0 で、入力値にかかわらず出力を 0 に駆動します (グラウンドとして機能)。ただし多くの場合、LUT プリミティブのロジック ファンクションを指定するため、INIT 値を設定する必要があります。LUT の値を指定する方法には、次の 2 つがあります。

**論理表を使用する方法 :** LUT の INIT 値を決定する一般的な方法。すべての入力をリストした 2 進数の論理表を作成し、出力の論理値を指定して、これらの出力値から INIT 文字列を作成します。

**論理式を使用する方法 :** リストされた論理表の値に対応する LUT の各入力にパラメーターを定義し、パラメーターを基にロジックの論理式を生成します。概念を理解してしまえばこの方法の方が簡単ですが、コードで最初に適切なパラメーターを指定する必要があります。

### 論理表

入力				出力
I3	I2	I1	I0	LO
0	0	0	0	INIT[0]
0	0	0	1	INIT[1]
0	0	1	0	INIT[2]
0	0	1	1	INIT[3]
0	1	0	0	INIT[4]
0	1	0	1	INIT[5]
0	1	1	0	INIT[6]
0	1	1	1	INIT[7]
1	0	0	0	INIT[8]
1	0	0	1	INIT[9]
1	0	1	0	INIT[10]
1	0	1	1	INIT[11]
1	1	0	0	INIT[12]

入力				出力
I3	I2	I1	I0	LO
1	1	0	1	INIT[13]
1	1	1	0	INIT[14]
1	1	1	1	INIT[15]
INIT = INIT 属性で指定された 16 進数値を 2 進数で表した値				

## デザインの入力方法

このエレメントは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	16 進数	16 ビット値	すべて 0	ルックアップ テーブルの論理値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## M16\_1E

マクロ：16-to-1 Multiplexer with Enable



## 概要

このデザイン エLEMENTは、イネーブル付き 16:1 マルチプレクサーです。イネーブル入力 (E) が High の場合、セレクト入力 (S3 ～ S0) の値に応じて、16 個の入力 (D15 ～ D0) のうち 1 つのデータビットが選択されます。出力 (O) には、次の論理表に示すように、選択された入力の値が出力されます。E が Low の場合、出力は Low になります。

## 論理表

入力						出力
E	S3	S2	S1	S0	D15:D0	O
0	X	X	X	X	X	0
1	0	0	0	0	D0	D0
1	0	0	0	1	D1	D1
1	0	0	1	0	D2	D2
1	0	0	1	1	D3	D3
.	.	.	.	.	.	.
.	.	.	.	.	.	.
.	.	.	.	.	.	.
1	1	1	0	0	D12	D12
1	1	1	0	1	D13	D13

入力						出力
E	S3	S2	S1	S0	D15:D0	O
1	1	1	1	0	D14	D14
1	1	1	1	1	D15	D15

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## M2\_1

### マクロ：2-to-1 Multiplexer



### 概要

このデザイン エレメントは、セレクト入力 (S0) の値に応じて、2 つの入力 (D1 または D0) のうち 1 つのデータ ビットを選択します。出力 (O) には、選択された入力の値が出力されます。S0 が Low の場合は D0 が選択され、High の場合は D1 が選択されます。

### 論理表

入力			出力
S0	D1	D0	O
1	D1	X	D1
0	X	D0	D0

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。


### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## M2\_1B1

マクロ：2-to-1 Multiplexer with D0 Inverted



### 概要

このデザイン エLEMENTは、セレクト入力 (S0) の値に応じて、2 つの入力 (D1 または D0) のうち 1 つのデータビットを選択します。S0 が Low の場合は O に D0 の反転値が出力され、S0 が High の場合は D1 の値が出力されます。

### 論理表

入力			出力
S0	D1	D0	O
1	1	X	1
1	0	X	0
0	X	1	0
0	X	0	1

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## M2\_1B2

マクロ：2-to-1 Multiplexer with D0 and D1 Inverted



### 概要

このデザイン エレメントは、セレクト入力 (S0) の値に応じて、2 つの入力 (D1 または D0) のうち 1 つのデータビットを選択します。S0 が Low の場合は O に D0 の反転値が出力され、S0 が High の場合は D1 の反転値が出力されます。

### 論理表

入力			出力
S0	D1	D0	O
1	1	X	0
1	0	X	1
0	X	1	0
0	X	0	1

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## M2\_1E

マクロ : 2-to-1 Multiplexer with Enable



### 概要

このデザイン エLEMENTは、イネーブル付き 2:1 マルチプレクサーです。イネーブル入力 (E) が High の場合、セレクト入力 (S0) の値に応じて、2 つの入力 (D1 または D0) のうち 1 つのデータ ビットが選択されます。S0 が Low の場合は D0 が選択され、High の場合は D1 が選択されます。E が Low の場合、出力は Low になります。

### 論理表

入力				出力
E	S0	D1	D0	O
0	X	X	X	0
1	0	X	1	1
1	0	X	0	0
1	1	1	X	1
1	1	0	X	0

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## M4\_1E

マクロ：4-to-1 Multiplexer with Enable



### 概要

このデザイン エLEMENTは、イネーブル付き 4:1 マルチプレクサーです。イネーブル入力 (E) が High の場合、セレクト入力 (S1 ~ S0) の値に応じて、4 つの入力 (D3、D2、D1、D0) のうち 1 つのデータビットが選択されます。出力 (O) には、次の論理表に示すように、選択された入力の値が出力されます。E が Low の場合、出力は Low になります。

### 論理表

入力							出力
E	S1	S0	D0	D1	D2	D3	O
0	X	X	X	X	X	X	0
1	0	0	D0	X	X	X	D0
1	0	1	X	D1	X	X	D1
1	1	0	X	X	D2	X	D2
1	1	1	X	X	X	D3	D3

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## M8\_1E

マクロ：8-to-1 Multiplexer with Enable



### 概要

このデザイン エLEMENTは、イネーブル付き 8:1 マルチプレクサーです。イネーブル入力 (E) が High の場合、セレクト入力 (S2 ～ S0) の値に応じて、8 つの入力 (D7 ～ D0) のうち 1 つのデータビットが選択されます。出力 (O) には、次の論理表に示すように、選択された入力の値が出力されます。E が Low の場合、出力は Low になります。

### 論理表

入力					出力
E	S2	S1	S0	D7:D0	O
0	X	X	X	X	0
1	0	0	0	D0	D0
1	0	0	1	D1	D1
1	0	1	0	D2	D2
1	0	1	1	D3	D3
1	1	0	0	D4	D4
1	1	0	1	D5	D5
1	1	1	0	D6	D6
1	1	1	1	D7	D7

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## MULT\_AND

### プリミティブ：Fast Multiplier AND



### 概要

このデザイン エレメントはスライス内にある AND コンポーネントで、2 つの入力は 4 入力 LUT と共有され、出力はキャリー ロジックを駆動します。この追加のロジックはその他の目的でも使用できますが、高速で小型の乗算器の作成に特に有益です。I1 および I0 入力は、対応する LUT の I1 および I0 入力に接続する必要があります。LO 出力は、対応する MUXCY、MUXCY\_D、または MUXCY\_L の DI 入力に接続する必要があります。

### 論理表

入力		出力
I1	I0	LO
0	0	0
0	1	0
1	0	0
1	1	1

### デザインの入力方法


このエレメントは、回路図で使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## MULT18X18

### プリミティブ：18 x 18 Signed Multiplier



### 概要

MULT18X18 は、組み合わせ符号付き 18 X 18 ビット乗算器です。18 ビット入力 A の値と 18 ビット入力 B の値を掛け合わせた積が、出力 P に 36 ビットで出力されます。

### 論理表

入力		出力
A	B	P
A	B	A X B
A、B、および P は 2 の補数です。		

### デザインの入力方法


このエレメントは、回路図で使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## MULT18X18S

プリミティブ：18 x 18 Signed Multiplier -- Registered Version



### 概要

MULT18X18S は、符号付き 18 X 18 乗算器 (MULT18X18) にレジスタを追加したもので、出力 (P)、データ入力 (A、B、C)、クロック イネーブル入力 (CE)、および同期リセット入力 (R) があります。レジスタは、GSR パルス後 0 に初期化されます。

18 ビット入力 A の値と 18 ビット入力 B の値を掛け合わせた積が、出力 P に 36 ビットで出力されます。

### 論理表

入力					出力
C	CE	Am	Bn	R	P
↑	X	X	X	1	0
↑	1	Am	Bn	0	A X B
X	0	X	X	0	変化なし
A、B、および P は 2 の補数です。					

### デザインの入力方法

このエレメントは、回路図で使用できます。


### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## MUXCY

プリミティブ：2-to-1 Multiplexer for Carry Logic with General Output



### 概要

スライスの直接入力 (DI) は、MUXCY の DI 入力に接続します。LC のキャリー入力 (CI) は、MUXCY の CI 入力に接続します。セレクト入力 (S) は、ルックアップ テーブル (LUT) の出力で駆動し、MUX ファンクションとしてコンフィギュレーションします。キャリー出力 (O) には選択された入力の値が出力され、各 LC のキャリー出力ファンクションをインプリメントします。S が Low の場合は DI が選択され、High の場合は CI が選択されます。

このほか、ローカル出力を持つ MUXCY\_D および MUXCY\_L があり、異なるタイミング モデルでレイアウト前のタイミングをより正確に予測する必要がある場合に使用できます。

### 論理表

入力			出力
S	DI	CI	O
0	1	X	1
0	0	X	0
1	X	1	1
1	X	0	0

### デザインの入力方法


このエレメントは、回路図で使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## MUXCY\_D

### プリミティブ : 2-to-1 Multiplexer for Carry Logic with Dual Output



## 概要

このデザイン エレメントは、1 ビットの高速キャリー伝搬ファンクションをインプリメントするために使用します。このようなファンクションは、1 つのロジック セル (LC) に 1 つずつインプリメントできるので、1 つの CLB に合計 4 ビットをインプリメントできます。LC の直接入力 (DI) は MUXCY\_D の DI 入力に接続し、LC のキャリー入力 (CI) は MUXCY\_D の CI 入力に接続します。セレクト入力 (S) は、ルックアップ テーブル (LUT) の出力で駆動し、XOR ファンクションとしてコンフィギュレーションします。キャリー出力 (O と LO) には選択された入力の値が出力され、各 LC のキャリー出力ファンクションをインプリメントします。S が Low の場合は DI が選択され、High の場合は CI が選択されます。

出力 O と LO は、機能的に同じです。出力 O は汎用インターコネクトです。「MUXCY」および「MUXCY\_L」も参照してください。

## 論理表

入力			出力	
S	DI	CI	O	LO
0	1	X	1	1
0	0	X	0	0
1	X	1	1	1
1	X	0	0	0

## デザインの入力方法


このエレメントは、回路図で使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## MUXCY\_L

プリミティブ：2-to-1 Multiplexer for Carry Logic with Local Output



### 概要

このデザイン エLEMENTは、1 ビットの高速キャリー伝搬ファンクションをインプリメントするために使用します。このようなファンクションは、1 つのロジック セル (LC) に 1 つずつインプリメントできるので、1 つの CLB に合計 4 ビットをインプリメントできます。LC の直接入力 (DI) は MUXCY\_L の DI 入力に接続し、LC のキャリー入力 (CI) は MUXCY\_L の CI 入力に接続します。セレクト入力 (S) は、ルックアップ テーブル (LUT) の出力で駆動し、XOR ファンクションとしてコンフィギュレーションします。キャリー出力 (LO) には選択された入力の値が出力され、各 LC のキャリー出力ファンクションをインプリメントします。S が Low の場合は DI が選択され、High の場合は CI が選択されます。

「MUXCY」および「MUXCY\_D」も参照してください。

### 論理表

入力			出力
S	DI	CI	LO
0	1	X	1
0	0	X	0
1	X	1	1
1	X	0	0

### デザインの入力方法


このELEMENTは、回路図で使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## MUXF5

### プリミティブ：2-to-1 Look-Up Table Multiplexer with General Output



## 概要

このデザイン エLEMENTは、LUT4 ルックアップ テーブルと組み合わせて、5 ファンクションのルックアップ テーブルまたは 4:1 マルチプレクサーを作成するための 2 入力マルチプレクサーです。I0 および I1 入力には、2 つの LUT4 ルックアップ テーブルのローカル出力 (LO) を接続します。セレクト入力 (S) は、どの内部ネットでも駆動できます。S が Low の場合は I0 が選択され、High の場合は I1 が選択されます。

出力 O は汎用インターコネクトです。

このほか、ローカル出力を持つ MUXF5\_D および MUXF5\_L があり、異なるタイミング モデルでレイアウト前のタイミングをより正確に予測する必要がある場合に使用できます。

## 論理表

入力			出力
S	I0	I1	O
0	1	X	1
0	0	X	0
1	X	1	1
1	X	0	0

## デザインの入力方法


このELEMENTは、回路図で使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## MUXF5\_D

プリミティブ：2-to-1 Look-Up Table Multiplexer with Dual Output



### 概要

このデザイン エLEMENTは、LUT4 ルックアップ テーブルと組み合わせて、5 ファンクションのルックアップ テーブルまたは 4:1 マルチプレクサーを作成するための 2 入力マルチプレクサーです。I0 および I1 入力には、2 つの LUT4 ルックアップ テーブルのローカル出力 (LO) を接続します。セレクト入力 (S) は、どの内部ネットでも駆動できます。S が Low の場合は I0 が選択され、High の場合は I1 が選択されます。

出力 O と LO は、機能的に同じです。出力 O は汎用インターコネクトです。LO 出力は、同じ CLB スライス内にある別の入力との接続に使用します。

「MUXF5」および「MUXF5\_L」も参照してください。

### 論理表

入力			出力	
S	I0	I1	O	LO
0	1	X	1	1
0	0	X	0	0
1	X	1	1	1
1	X	0	0	0

### デザインの入力方法


このELEMENTは、回路図で使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## MUXF5\_L

プリミティブ：2-to-1 Look-Up Table Multiplexer with Local Output



### 概要

このデザイン エLEMENTは、LUT4 ルックアップ テーブルと組み合わせて、5 ファンクションのルックアップ テーブルまたは 4:1 マルチプレクサーを作成するための 2 入力マルチプレクサーです。I0 および I1 入力には、2 つの LUT4 ルックアップ テーブルのローカル出力 (LO) を接続します。セレクト入力 (S) は、どの内部ネットでも駆動できます。S が Low の場合は I0 が選択され、High の場合は I1 が選択されます。

LO 出力は、同じ CLB スライス内にある別の入力との接続に使用します。

「MUXF5」および「MUXF5\_D」も参照してください。

### 論理表

入力			出力
S	I0	I1	LO
0	1	X	1
0	0	X	0
1	X	1	1
1	X	0	0

### デザインの入力方法


このELEMENTは、回路図で使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## MUXF6

プリミティブ：2-to-1 Look-Up Table Multiplexer with General Output



### 概要

このデザイン エLEMENTは、4 つの LUT4 ルックアップ テーブルおよび 2 つの MUXF5 マルチプレクサーと組み合わせて、スライス 2 つに 6 ファンクションのルックアップ テーブルまたは 8:1 マルチプレクサーを作成するための 2 入力 マルチプレクサーです。I0 および I1 入力には、同じ CLB 内にある 2 つの MUXF5 マルチプレクサーのローカル出力 (LO) を接続します。セレクト入力 (S) は、どの内部ネットでも駆動できます。S が Low の場合は I0 が選択され、High の場合は I1 が選択されます。

出力 O は汎用インターコネクトです。

このほか、ローカル出力を持つ MUXF6\_D および MUXF6\_L があり、異なるタイミング モデルでレイアウト前のタイミング をより正確に予測する場合に使用できます。

### 論理表

入力			出力
S	I0	I1	O
0	1	X	1
0	0	X	0
1	X	1	1
1	X	0	0

### デザインの入力方法


このELEMENTは、回路図で使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## MUXF6\_D

プリミティブ：2-to-1 Look-Up Table Multiplexer with Dual Output



### 概要

このデザイン エレメントは、4 つの LUT4 ルックアップ テーブルおよび 2 つの MUXF5 マルチプレクサーと組み合わせて、スライス 2 つに 6 ファンクションのルックアップ テーブルまたは 8:1 マルチプレクサーを作成するための 2 入力 マルチプレクサーです。I0 および I1 入力には、同じ CLB 内にある 2 つの MUXF5 マルチプレクサーのローカル出力 (LO) を接続します。セレクト入力 (S) は、どの内部ネットでも駆動できます。S が Low の場合は I0 が選択され、High の場合は I1 が選択されます。

出力 O と LO は、機能的に同じです。出力 O は汎用インターコネクトです。LO 出力は、同じ CLB スライス内にある別の入力との接続に使用します。

「MUXF6」および「MUXF6\_L」も参照してください。

### 論理表

入力			出力	
S	I0	I1	O	LO
0	1	X	1	1
0	0	X	0	0
1	X	1	1	1
1	X	0	0	0

### デザインの入力方法

このエレメントは、回路図で使用できます。


### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## MUXF6\_L

プリミティブ：2-to-1 Look-Up Table Multiplexer with Local Output



### 概要

このデザイン エLEMENTは、4 つの LUT4 ルックアップ テーブルおよび 2 つの MUXF5 マルチプレクサーと組み合わせて、スライス 2 つに 6 ファンクションのルックアップ テーブルまたは 8:1 マルチプレクサーを作成するための 2 入力 マルチプレクサーです。I0 および I1 入力には、同じ CLB 内にある 2 つの MUXF5 マルチプレクサーのローカル出力 (LO) を接続します。セレクト入力 (S) は、どの内部ネットでも駆動できます。S が Low の場合は I0 が選択され、High の場合は I1 が選択されます。

LO 出力は、同じ CLB スライス内にある別の入力との接続に使用します。

「MUXF6」および「MUXF6\_D」も参照してください。

### 論理表

入力			出力
S	I0	I1	LO
0	1	X	1
0	0	X	0
1	X	1	1
1	X	0	0

### デザインの入力方法


このELEMENTは、回路図で使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## MUXF7

### プリミティブ：2-to-1 Look-Up Table Multiplexer with General Output



## 概要

このデザイン エレメントは、MUXF6 および MUXF5 マルチプレクサー、LUT4 ルックアップ テーブルと組み合わせて、7 ファンクションのルックアップ テーブルまたは 16:1 マルチプレクサーを作成するための 2 入力マルチプレクサーです。I0 および I1 入力には、MUXF6 の 2 つのローカル出力 (LO) を接続します。セレクト入力 (S) は、どの内部ネットでも駆動できます。S が Low の場合は I0 が選択され、High の場合は I1 が選択されます。

出力 O は汎用インターコネクトです。

このほか、ローカル出力を持つ MUXF7\_D および MUXF7\_L があり、異なるタイミング モデルでレイアウト前のタイミングをより正確に予測する必要がある場合に使用できます。

## 論理表

入力			出力
S	I0	I1	O
0	I0	X	I0
1	X	I1	I1
X	0	0	0
X	1	1	1

## ポートの説明

ポート名	方向	幅	機能
O	出力	1	汎用配線への MUX の出力
I0	入力	1	入力 (MUXF6 LO 出力に接続)
I1	入力	1	入力 (MUXF6 LO 出力に接続)
S	入力	1	MUX への入力セレクト

## デザインの入力方法


このエレメントは、回路図で使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## MUXF7\_D

**プリミティブ：2-to-1 Look-Up Table Multiplexer with Dual Output**



### 概要

このデザイン エLEMENTは、MUXF6 および MUXF5 マルチプレクサー、LUT4 ルックアップ テーブルと組み合わせて、7 ファンクションのルックアップ テーブルまたは 16:1 マルチプレクサーを作成するための 2 入力マルチプレクサーです。I0 および I1 入力には、MUXF6 の 2 つのローカル出力 (LO) を接続します。セレクト入力 (S) は、どの内部ネットでも駆動できます。S が Low の場合は I0 が選択され、High の場合は I1 が選択されます。

出力 O と LO は、機能的に同じです。出力 O は汎用インターコネクトです。LO 出力は、同じ CLB スライス内にある別の入力との接続に使用します。

「MUXF7」および「MUXF7\_L」も参照してください。

### 論理表

入力			出力	
S	I0	I1	O	LO
0	I0	X	I0	I0
1	X	I1	I1	I1
X	0	0	0	0
X	1	1	1	1

### ポートの説明

ポート名	方向	幅	機能
O	出力	1	汎用配線への MUX の出力
LO	出力	1	ローカル配線への MUX の出力
I0	入力	1	入力 (MUXF6 LO 出力に接続)
I1	入力	1	入力 (MUXF6 LO 出力に接続)
S	入力	1	MUX への入力セレクト

### デザインの入力方法


このELEMENTは、回路図で使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## MUXF7\_L

プリミティブ : 2-to-1 look-up table Multiplexer with Local Output



### 概要

このデザイン エレメントは、MUXF6 および MUXF5 マルチプレクサー、LUT4 ルックアップ テーブルと組み合わせて、7 ファンクションのルックアップ テーブルまたは 16:1 マルチプレクサーを作成するための 2 入力マルチプレクサーです。I0 および I1 入力には、MUXF6 の 2 つのローカル出力 (LO) を接続します。セレクト入力 (S) は、どの内部ネットでも駆動できます。S が Low の場合は I0 が選択され、High の場合は I1 が選択されます。

LO 出力は、同じ CLB スライス内にある別の入力との接続に使用します。

「MUXF7」および「MUXF7\_D」も参照してください。

### 論理表

入力			出力
S	I0	I1	LO
0	I0	X	I0
1	X	I1	I1
X	0	0	0
X	1	1	1

### ポートの説明

ポート名	方向	幅	機能
LO	出力	1	ローカル配線への MUX の出力
I0	入力	1	入力
I1	入力	1	入力
S	入力	1	MUX への入力セレクト

### デザインの入力方法


このエレメントは、回路図で使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## MUXF8

プリミティブ : 2-to-1 Look-Up Table Multiplexer with General Output



### 概要

このデザイン エLEMENTは、ルックアップ テーブル、MUXF5、MUXF6、および MUXF7 と組み合わせて、スライス 8 個に 8 ファンクションのルックアップ テーブルまたは 32:1 マルチプレクサーを作成するためのマルチプレクサーです。I0 および I1 入力には、MUXF7 のローカル出力 (LO) を接続します。セレクト入力 (S) は、どの内部ネットでも駆動できます。S が Low の場合は I0 が選択され、High の場合は I1 が選択されます。

### 論理表

入力			出力
S	I0	I1	O
0	I0	X	I0
1	X	I1	I1
X	0	0	0
X	1	1	1

### ポートの説明

ポート名	方向	幅	機能
O	出力	1	汎用配線への MUX の出力
I0	入力	1	入力 (MUXF7 LO 出力に接続)
I1	入力	1	入力 (MUXF7 LO 出力に接続)
S	入力	1	MUX への入力セレクト

### デザインの入力方法


このELEMENTは、回路図で使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## MUXF8\_D

### プリミティブ：2-to-1 Look-Up Table Multiplexer with Dual Output



### 概要

このデザイン エLEMENTは、ルックアップ テーブル、MUXF5、MUXF6、および MUXF7 を組み合わせて、スライス 8 個に 8 ファンクションのルックアップ テーブルまたは 32:1 マルチプレクサーを作成するためのマルチプレクサーです。I0 および I1 入力には、MUXF7 のローカル出力 (LO) を接続します。セレクト入力 (S) は、どの内部ネットでも駆動できます。S が Low の場合は I0 が選択され、High の場合は I1 が選択されます。

出力 O と LO は、機能的に同じです。出力 O は汎用インターコネクトです。LO 出力は、同じ CLB スライス内にある別の入力との接続に使用します。

### 論理表

入力			出力	
S	I0	I1	O	LO
0	I0	X	I0	I0
1	X	I1	I1	I1
X	0	0	0	0
X	1	1	1	1

### ポートの説明

ポート名	方向	幅	機能
O	出力	1	汎用配線への MUX の出力
LO	出力	1	ローカル配線への MUX の出力
I0	入力	1	入力 (MUXF7 LO 出力に接続)
I1	入力	1	入力 (MUXF7 LO 出力に接続)
S	入力	1	MUX への入力セレクト

### デザインの入力方法


このELEMENTは、回路図で使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## MUXF8\_L

プリミティブ：2-to-1 Look-Up Table Multiplexer with Local Output



### 概要

このデザイン エLEMENTは、ルックアップ テーブル、MUXF5、MUXF6、および MUXF7 を組み合わせて、スライス 8 個に 8 ファンクションのルックアップ テーブルまたは 32:1 マルチプレクサーを作成するためのマルチプレクサーです。I0 および I1 入力には、MUXF7 のローカル出力 (LO) を接続します。セレクト入力 (S) は、どの内部ネットでも駆動できます。S が Low の場合は I0 が選択され、High の場合は I1 が選択されます。

LO 出力は、同じ CLB スライス内にある別の入力との接続に使用します。

### 論理表

入力			出力
S	I0	I1	LO
0	I0	X	I0
1	X	I1	I1
X	0	0	0
X	1	1	1

### ポートの説明

ポート名	方向	幅	機能
LO	出力	1	ローカル配線への MUX の出力
I0	入力	1	入力 (MUXF7 LO 出力に接続)
I1	入力	1	入力 (MUXF7 LO 出力に接続)
S	入力	1	MUX への入力セレクト

### デザインの入力方法


このELEMENTは、回路図で使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NAND12

マクロ：12-Input NAND Gate with Non-Inverted Inputs



### 概要

5 入力までの NAND ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NAND ファンクションには、非反転入力のみが使用されています。入力を反転するには、外部インバータを使用します。各入力に 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。


### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## NAND16

マクロ：16-Input NAND Gate with Non-Inverted Inputs



NAND16

X9431

### 概要

5 入力までの NAND ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NAND ファンクションには、非反転入力のみが使用されています。入力を反転するには、外部インバータを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NAND2

### プリミティブ：2-Input NAND Gate with Non-Inverted Inputs



### 概要

5 入力までの NAND ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NAND ファンクションには、非反転入力のみが使用されています。入力を反転するには、外部インバータを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NAND2B1

プリミティブ：2-Input NAND Gate with 1 Inverted and 1 Non-Inverted Inputs



### 概要

5 入力までの NAND ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NAND ファンクションには、非反転入力のみが使用されています。入力を反転するには、外部インバータを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NAND2B2

### プリミティブ：2-Input NAND Gate with Inverted Inputs



### 概要

5 入力までの NAND ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NAND ファンクションには、非反転入力のみが使用されています。入力を反転するには、外部インバータを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NAND3

プリミティブ：3-Input NAND Gate with Non-Inverted Inputs



### 概要

5 入力までの NAND ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NAND ファンクションには、非反転入力のみが使用されています。入力を反転するには、外部インバータを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NAND3B1

プリミティブ：3-Input NAND Gate with 1 Inverted and 2 Non-Inverted Inputs



### 概要

5 入力までの NAND ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NAND ファンクションには、非反転入力のみが使用されています。入力を反転するには、外部インバータを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NAND3B2

プリミティブ：3-Input NAND Gate with 2 Inverted and 1 Non-Inverted Inputs



### 概要

5 入力までの NAND ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NAND ファンクションには、非反転入力のみが使用されています。入力を反転するには、外部インバータを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NAND3B3

### プリミティブ：3-Input NAND Gate with Inverted Inputs



### 概要

5 入力までの NAND ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NAND ファンクションには、非反転入力のみが使用されています。入力を反転するには、外部インバータを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。


### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## NAND4

プリミティブ：4-Input NAND Gate with Non-Inverted Inputs



### 概要

5 入力までの NAND ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NAND ファンクションには、非反転入力のみが使用されています。入力を反転するには、外部インバータを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NAND4B1

プリミティブ：4-Input NAND Gate with 1 Inverted and 3 Non-Inverted Inputs



### 概要

5 入力までの NAND ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NAND ファンクションには、非反転入力のみが使用されています。入力を反転するには、外部インバータを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NAND4B2

プリミティブ：4-Input NAND Gate with 2 Inverted and 2 Non-Inverted Inputs



### 概要

5 入力までの NAND ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NAND ファンクションには、非反転入力のみが使用されています。入力を反転するには、外部インバータを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NAND4B3

プリミティブ：4-Input NAND Gate with 3 Inverted and 1 Non-Inverted Inputs



### 概要

5 入力までの NAND ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NAND ファンクションには、非反転入力のみが使用されています。入力を反転するには、外部インバータを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NAND4B4

### プリミティブ：4-Input NAND Gate with Inverted Inputs



### 概要

5 入力までの NAND ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NAND ファンクションには、非反転入力のみが使用されています。入力を反転するには、外部インバータを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NAND5

### プリミティブ：5-Input NAND Gate with Non-Inverted Inputs



## 概要

5 入力までの NAND ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NAND ファンクションには、非反転入力のみが使用されています。入力を反転するには、外部インバータを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NAND5B1

プリミティブ：5-Input NAND Gate with 1 Inverted and 4 Non-Inverted Inputs



### 概要

5 入力までの NAND ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NAND ファンクションには、非反転入力のみが使用されています。入力を反転するには、外部インバータを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。


### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NAND5B2

プリミティブ：5-Input NAND Gate with 2 Inverted and 3 Non-Inverted Inputs

NAND5B2



X10759

### 概要

5 入力までの NAND ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NAND ファンクションには、非反転入力のみが使用されています。入力を反転するには、外部インバータを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。


### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## NAND5B3

プリミティブ：5-Input NAND Gate with 3 Inverted and 2 Non-Inverted Inputs



### 概要

5 入力までの NAND ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NAND ファンクションには、非反転入力のみが使用されています。入力を反転するには、外部インバータを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NAND5B4

プリミティブ：5-Input NAND Gate with 4 Inverted and 1 Non-Inverted Inputs



### 概要

5 入力までの NAND ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NAND ファンクションには、非反転入力のみが使用されています。入力を反転するには、外部インバータを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NAND5B5

### プリミティブ：5-Input NAND Gate with Inverted Inputs



## 概要

5 入力までの NAND ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NAND ファンクションには、非反転入力のみが使用されています。入力を反転するには、外部インバータを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NAND6

### マクロ：6-Input NAND Gate with Non-Inverted Inputs



### 概要

5 入力までの NAND ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NAND ファンクションには、非反転入力のみが使用されています。入力を反転するには、外部インバータを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NAND7

マクロ：7-Input NAND Gate with Non-Inverted Inputs



### 概要

5 入力までの NAND ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NAND ファンクションには、非反転入力のみが使用されています。入力を反転するには、外部インバータを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NAND8

### マクロ：8-Input NAND Gate with Non-Inverted Inputs



### 概要

5 入力までの NAND ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NAND ファンクションには、非反転入力のみが使用されています。入力を反転するには、外部インバータを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NAND9

マクロ：9-Input NAND Gate with Non-Inverted Inputs



### 概要

5 入力までの NAND ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NAND ファンクションには、非反転入力のみが使用されています。入力を反転するには、外部インバータを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NOR12

マクロ：12-Input NOR Gate with Non-Inverted Inputs



### 概要

5 入力までの NOR ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NOR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。


### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## NOR16

マクロ：16-Input NOR Gate with Non-Inverted Inputs



NOR16

X9434

### 概要

5 入力までの NOR ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NOR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NOR2

### プリミティブ：2-Input NOR Gate with Non-Inverted Inputs



## 概要

5 入力までの NOR ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NOR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NOR2B1

プリミティブ：2-Input NOR Gate with 1 Inverted and 1 Non-Inverted Inputs



### 概要

5 入力までの NOR ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NOR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NOR2B2

### プリミティブ：2-Input NOR Gate with Inverted Inputs



### 概要

5 入力までの NOR ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NOR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NOR3

### プリミティブ：3-Input NOR Gate with Non-Inverted Inputs



## 概要

5 入力までの NOR ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NOR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NOR3B1

プリミティブ：3-Input NOR Gate with 1 Inverted and 2 Non-Inverted Inputs



### 概要

5 入力までの NOR ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NOR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NOR3B2

プリミティブ：3-Input NOR Gate with 2 Inverted and 1 Non-Inverted Inputs



### 概要

5 入力までの NOR ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NOR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力に 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NOR3B3

### プリミティブ：3-Input NOR Gate with Inverted Inputs



### 概要

5 入力までの NOR ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NOR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。


### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## NOR4

### プリミティブ：4-Input NOR Gate with Non-Inverted Inputs



## 概要

5 入力までの NOR ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NOR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NOR4B1

プリミティブ：4-Input NOR Gate with 1 Inverted and 3 Non-Inverted Inputs



### 概要

5 入力までの NOR ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NOR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NOR4B2

プリミティブ：4-Input NOR Gate with 2 Inverted and 2 Non-Inverted Inputs



### 概要

5 入力までの NOR ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NOR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力に 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NOR4B3

プリミティブ：4-Input NOR Gate with 3 Inverted and 1 Non-Inverted Inputs



### 概要

5 入力までの NOR ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NOR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NOR4B4

### プリミティブ：4-Input NOR Gate with Inverted Inputs



### 概要

5 入力までの NOR ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NOR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NOR5

### プリミティブ：5-Input NOR Gate with Non-Inverted Inputs



## 概要

5 入力までの NOR ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NOR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NOR5B1

プリミティブ：5-Input NOR Gate with 1 Inverted and 4 Non-Inverted Inputs



### 概要

5 入力までの NOR ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NOR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力に 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NOR5B2

プリミティブ：5-Input NOR Gate with 2 Inverted and 3 Non-Inverted Inputs



### 概要

5 入力までの NOR ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NOR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力に 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。


### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## NOR5B3

プリミティブ：5-Input NOR Gate with 3 Inverted and 2 Non-Inverted Inputs



### 概要

5 入力までの NOR ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NOR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力に 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NOR5B4

プリミティブ：5-Input NOR Gate with 4 Inverted and 1 Non-Inverted Inputs



### 概要

5 入力までの NOR ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NOR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NOR5B5

プリミティブ：5-Input NOR Gate with Inverted Inputs



### 概要

5 入力までの NOR ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NOR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力に 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NOR6

マクロ：6-Input NOR Gate with Non-Inverted Inputs



### 概要

5 入力までの NOR ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NOR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NOR7

マクロ：7-Input NOR Gate with Non-Inverted Inputs



### 概要

5 入力までの NOR ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NOR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## NOR8

マクロ : 8-Input NOR Gate with Non-Inverted Inputs



### 概要

5 入力までの NOR ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NOR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## NOR9

マクロ : 9-Input NOR Gate with Non-Inverted Inputs



### 概要

5 入力までの NOR ゲートには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の NOR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で 1 つの CLB リソースが使用されるので、入力が必要数だけあるゲートを使用してください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## OBUF

### プリミティブ：Output Buffer



### 概要

このデザイン エレメントは単純な出力バッファで、トリステートにならない（常に駆動される）FPGA デバイス ピンへの出力信号を駆動するために使用します。デザインのすべての出力ポートに OBUF、OBUFT、OBUFDS、OBUFTDS のいずれかを接続する必要があります。

このエレメントは内部回路を外部から分離し、チップから出力する信号の駆動電流を供給します。I/O ブロック (IOB) 内にあります。出力 (O) は、OPAD または IOPAD に接続されます。このエレメントでは、LVTTTL 規格が使用され、DRIVE 制約と SLOW または FAST 制約を使用して駆動電流とスルー レートを選択できます。デフォルトでは、DRIVE は 12mA、スルー レートは SLOW に設定されています。

### ポートの説明

ポート名	方向	幅	機能
O	出力	1	最上位出力ポートに直接接続される OBUF の出力
I	入力	1	OBUF の入力。出力ポートを駆動するロジックに接続

### デザインの入力方法

このエレメントは、回路図で使用できます。

### 使用可能な属性

属性	データ型	値	デフォルト	説明
CAPACITANCE	文字列	"LOW"、 "NORMAL"、 "DONT_CARE"	"DONT_CARE"	I/O を低い固有キャパシタンスまたは通常の固有キャパシタンスのどちらと共に使用するかを指定します。
DRIVE	整数	2、4、6、8、12、16、 24	12	出力の駆動電流を指定します。デザインの駆動電流およびタイミング要件で許容される最も低い値を使用することが推奨されます。
IOSTANDARD	文字列	データシートを参照	"DEFAULT"	エレメントに I/O 規格を割り当てます。
SLEW	文字列	"SLOW"、"FAST"	"SLOW"	出力ドライバのスルー レートを指定します。この属性の最適な設定方法は、データシートを参照してください。


### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## OBUF16

### マクロ：16-Bit Output Buffer



## 概要

このデザイン エLEMENTは、複数出力バッファです。

このELEMENTは内部回路を外部から分離し、チップから出力する信号の駆動電流を供給します。I/O ブロック (IOB) 内にあります。出力 (O) は、OPAD または IOPAD に接続されます。このELEMENTでは、LVTTL 規格が使用され、DRIVE 制約と SLOW または FAST 制約を使用して駆動電流とスルー レートを選択できます。デフォルトでは、DRIVE は 12mA、スルー レートは SLOW に設定されています。

## デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
CAPACITANCE	文字列	"LOW"、 "NORMAL"、 "DONT_CARE"	"DONT_CARE"	I/O を低い固有キャパシタンスまたは通常の固有キャパシタンスのどちらと共に使用するかを指定します。
DRIVE	整数	2、4、6、8、12、16、 24	12	出力の駆動電流を指定します。デザインの駆動電流およびタイミング要件で許容される最も低い値を使用することが推奨されます。
IOSTANDARD	文字列	データシートを参照	"DEFAULT"	ELEMENTに I/O 規格を割り当てます。
SLEW	文字列	"SLOW"、"FAST"	"SLOW"	出力ドライバースルー レートを指定します。この属性の最適な設定方法は、データシートを参照してください。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OBUF4

### マクロ：4-Bit Output Buffer



### 概要

このデザイン エレメントは、複数出力バッファです。

このエレメントは内部回路を外部から分離し、チップから出力する信号の駆動電流を供給します。I/O ブロック (IOB) 内にあります。出力 (O) は、OPAD または IOPAD に接続されます。このエレメントでは、LVTTTL 規格が使用され、DRIVE 制約と SLOW または FAST 制約を使用して駆動電流とスルー レートを選択できます。デフォルトでは、DRIVE は 12mA、スルー レートは SLOW に設定されています。

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
CAPACITANCE	文字列	"LOW"、 "NORMAL"、 "DONT_CARE"	"DONT_CARE"	I/O を低い固有キャパシタンスまたは通常の固有キャパシタンスのどちらと共に使用するかを指定します。
DRIVE	整数	2、4、6、8、12、16、 24	12	出力の駆動電流を指定します。デザインの駆動電流およびタイミング要件で許容される最も低い値を使用することが推奨されます。
IOSTANDARD	文字列	データシートを参照	"DEFAULT"	エレメントに I/O 規格を割り当てます。
SLEW	文字列	"SLOW"、"FAST"	"SLOW"	出力ドライバースルー レートを指定します。この属性の最適な設定方法は、データシートを参照してください。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OBUF8

### マクロ：8-Bit Output Buffer



### 概要

このデザイン エLEMENTは、複数出力バッファです。

このELEMENTは内部回路を外部から分離し、チップから出力する信号の駆動電流を供給します。I/O ブロック (IOB) 内にあります。出力 (O) は、OPAD または IOPAD に接続されます。このELEMENTでは、LVTTL 規格が使用され、DRIVE 制約と SLOW または FAST 制約を使用して駆動電流とスルー レートを選択できます。デフォルトでは、DRIVE は 12mA、スルー レートは SLOW に設定されています。

### デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
CAPACITANCE	文字列	"LOW"、 "NORMAL"、 "DONT_CARE"	"DONT_CARE"	I/O を低い固有キャパシタンスまたは通常の固有キャパシタンスのどちらと共に使用するかを指定します。
DRIVE	整数	2、4、6、8、12、16、 24	12	出力の駆動電流を指定します。デザインの駆動電流およびタイミング要件で許容される最も低い値を使用することが推奨されます。
IOSTANDARD	文字列	データシートを参照	"DEFAULT"	ELEMENTに I/O 規格を割り当てます。
SLEW	文字列	"SLOW"、"FAST"	"SLOW"	出力ドライバースルー レートを指定します。この属性の最適な設定方法は、データシートを参照してください。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OBUFDS

### プリミティブ：Differential Signaling Output Buffer



### 概要

このデザイン エレメントは、低電圧の差動信号 (1.8V CMOS) をサポートする単一の出力バッファです。内部回路を外部から分離し、チップから出力する信号の駆動電流を供給します。出力には 2 つの異なるポート (O および OB) があり、これらのポートをそれぞれ「マスター」および「スレーブ」と呼びます。マスターとスレーブは MYNET と MYNETB のように、同じ論理信号の反対の状態を示します。

### 論理表

入力	出力	
I	O	OB
0	0	1
1	1	0

### ポートの説明

ポート名	方向	幅	機能
O	出力	1	Diff_p 出力 (最上位ポートに直接接続)
OB	出力	1	Diff_n 出力 (最上位ポートに直接接続)
I	入力	1	バッファの入力

### デザインの入力方法

このエレメントは、回路図で使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
CAPACITANCE	文字列	"LOW"、"NORMAL"、 "DONT_CARE"	"DONT_CARE"	I/O に低キャパシタンスを使用するか、または通常の固有キャパシタンスを使用するかを指定します。
IOSTANDARD	文字列	データシートを参照	"DEFAULT"	エレメントに I/O 規格を割り当てます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OBUFT

### プリミティブ：3-State Output Buffer with Active Low Output Enable



## 概要

このデザイン エLEMENTは、入力 (I)、出力 (O)、アクティブ Low 出力イネーブル (T) を持つ単一のトライステート出力バッファです。このELEMENTでは、LVTTTL 規格が使用され、DRIVE 制約と SLOW または FAST 制約を使用して駆動電流とスルー レートを選択できます。デフォルトでは、DRIVE=12mA、スルー レートは SLOW に設定されています。

T が Low の場合、バッファに入力された値が対応する出力に送られます。T が High の場合は、出力がハイインピーダンス (オフまたは Z ステート) になります。OBUFT は、双方向 I/O を作成するなど、トライステート機能にシングルエンド出力を使用する必要がある場合に使用します。

## 論理表

入力		出力
T	I	O
1	X	Z
0	1	1
0	0	0

## ポートの説明

ポート名	方向	幅	機能
O	出力	1	バッファ出力 (最上位ポートに直接接続)
I	入力	1	バッファの入力
T	入力	1	トライステート イネーブル入力

## デザインの入力方法

このELEMENTは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
CAPACITANCE	文字列	"LOW"、 "NORMAL"、 "DONT_CARE"	"DONT_CARE"	I/O を低いまたは通常の固有キャパシタンスと共に使用するかどうかを指定します。
DRIVE	整数	2、4、6、8、12、16、24	12	出力の駆動電流を指定します。デザインの駆動電流およびタイミング要件で許容される最も低い値を使用してください。
IOSTANDARD	文字列	データシートを参照	"DEFAULT"	エレメントに I/O 規格を割り当てます。
SLEW	文字列	"SLOW"、"FAST"	"SLOW"	出力ドライバのスルー レートを指定します。この属性の最適な設定方法は、データシートを参照してください。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ 特性』\(DS302\)](#)

## OBUFT16

マクロ：16-Bit 3-State Output Buffer with Active Low Output Enable



### 概要

このデザイン エLEMENTは、入力 (I)、出力 (O)、アクティブ Low 出力イネーブル (T) を持つ複数のトライステート出力バッファです。このELEMENTでは、LVTTTL 規格が使用され、DRIVE 制約と SLOW または FAST 制約を使用して駆動電流とスルー レートを選択できます。デフォルトでは、DRIVE=12mA、スルー レートは SLOW に設定されています。

T が Low の場合、バッファに入力された値が対応する出力に送られます。T が High の場合は、出力がハイインピーダンス (オフまたは Z ステート) になります。OBUFT は、双方向 I/O を作成するなど、トライステート機能にシングルエンド出力を使用する必要がある場合に使用します。

### 論理表

入力		出力
T	I	O
1	X	Z
0	1	1
0	0	0

### デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

### 使用可能な属性

属性	データ型	値	デフォルト	説明
CAPACITANCE	文字列	"LOW"、 "NORMAL"、 "DONT_CARE"	"DONT_CARE"	I/O を低いまたは通常の固有キャパシタンスと共に使用するかどうかを指定します。
DRIVE	整数	2、4、6、8、12、16、24	12	出力の駆動電流を指定します。デザインの駆動電流およびタイミング要件で許容される最も低い値を使用してください。
IOSTANDARD	文字列	データシートを参照	"DEFAULT"	ELEMENTに I/O 規格を割り当てます。
SLEW	文字列	"SLOW"、"FAST"	"SLOW"	出力ドライバーのスルー レートを指定します。この属性の最適な設定方法は、データシートを参照してください。


## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## OBUFT4

### マクロ：4-Bit 3-State Output Buffers with Active-Low Output Enable



### 概要

このデザイン エLEMENTは、入力 (I)、出力 (O)、アクティブ Low 出力イネーブル (T) を持つ複数のトライステート出力バッファです。このELEMENTでは、LVTTTL 規格が使用され、DRIVE 制約と SLOW または FAST 制約を使用して駆動電流とスルー レートを選択できます。デフォルトでは、DRIVE=12mA、スルー レートは SLOW に設定されています。

T が Low の場合、バッファに入力された値が対応する出力に送られます。T が High の場合は、出力がハイ インピーダンス (オフまたは Z ステート) になります。OBUFT は、双方向 I/O を作成するなど、トライステート機能にシングルエンド出力を使用する必要がある場合に使用します。

### 論理表

入力		出力
T	I	O
1	X	Z
0	1	1
0	0	0

### デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

### 使用可能な属性

属性	データ型	値	デフォルト	説明
CAPACITANCE	文字列	"LOW"、 "NORMAL"、 "DONT_CARE"	"DONT_CARE"	I/O を低いまたは通常の固有キャパシタンスと共に使用するかどうかを指定します。
DRIVE	整数	2、4、6、8、12、16、24	12	出力の駆動電流を指定します。デザインの駆動電流およびタイミング要件で許容される最も低い値を使用してください。
IOSTANDARD	文字列	データシートを参照	"DEFAULT"	ELEMENTに I/O 規格を割り当てます。
SLEW	文字列	"SLOW"、"FAST"	"SLOW"	出力ドライバースルー レートを指定します。この属性の最適な設定方法は、データシートを参照してください。


## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OBUFT8

### マクロ：8-Bit 3-State Output Buffers with Active-Low Output Enable

OBUFT8



### 概要

このデザイン エLEMENTは、入力 (I)、出力 (O)、アクティブ Low 出力イネーブル (T) を持つ複数のトライステート出力バッファです。このELEMENTでは、LVTTTL 規格が使用され、DRIVE 制約と SLOW または FAST 制約を使用して駆動電流とスルー レートを選択できます。デフォルトでは、DRIVE=12mA、スルー レートは SLOW に設定されています。

T が Low の場合、バッファに入力された値が対応する出力に送られます。T が High の場合は、出力がハイインピーダンス (オフまたは Z ステート) になります。OBUFT は、双方向 I/O を作成するなど、トライステート機能にシングルエンド出力を使用する必要がある場合に使用します。

### 論理表

入力		出力
T	I	O
1	X	Z
0	1	1
0	0	0

### デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
CAPACITANCE	文字列	"LOW"、 "NORMAL"、 "DONT_CARE"	"DONT_CARE"	I/O を低いまたは通常の固有キャパシタンスと共に使用するかどうかを指定します。
DRIVE	整数	2、4、6、8、12、16、24	12	出力の駆動電流を指定します。デザインの駆動電流およびタイミング要件で許容される最も低い値を使用してください。
IOSTANDARD	文字列	データシートを参照	"DEFAULT"	ELEMENTに I/O 規格を割り当てます。
SLEW	文字列	"SLOW"、"FAST"	"SLOW"	出力ドライバーのスルー レートを指定します。この属性の最適な設定方法は、データシートを参照してください。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OBUFTDS

**プリミティブ：3-State Output Buffer with Differential Signaling, Active-Low Output Enable**



### 概要

このデザイン エレメントは、低電圧差動信号をサポートする出力バッファです。OBUFTDS では、デザイン レベルのインターフェイス信号は、一方がマスターで、もう一方がスレーブとなる 2 つの異なるポート (O、OB) で表されます。マスターとスレーブは、MYNET\_P と MYNET\_N のように、同じ論理信号の反対の状態を示します。

### 論理表

入力		出力	
I	T	O	OB
X	1	Z	Z
0	0	0	1
1	0	1	0

### ポートの説明

ポート名	方向	幅	機能
O	出力	1	Diff_p 出力 (最上位ポートに直接接続)
OB	出力	1	Diff_n 出力 (最上位ポートに直接接続)
I	入力	1	バッファの入力
T	入力	1	トライステート イネーブル入力

### デザインの入力方法

このエレメントは、回路図で使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
CAPACITANCE	文字列	"LOW"、 "NORMAL"、 "DONT_CARE"	"DONT_CARE"	I/O に低キャパシタンスを使用するか、または通常の固有キャパシタンスを使用するかを指定します。
IOSTANDARD	文字列	データシートを参照	"DEFAULT"	エレメントに I/O 規格を割り当てます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## ODDR

### プリミティブ：Dedicated Dual Data Rate (DDR) Output Register



### 概要

このデザイン エLEMENTは、FPGA デバイスからデュアル データレート (DDR) 信号を送信するための専用出力レジスタです。ODDR では、FPGA からのデータを送信するのに反対のクロック エッジだけではなく、同じクロック エッジを使用することも可能です。これにより、タイミングが複雑にならず、追加の CLB リソースも必要ありません。また、ODDR は SelectIO™ 機能と組み合わせて使用されます。

#### ODDR のモード

このELEMENTは 2 つのモードで動作します。これらのモードは、DDR\_CLK\_EDGE 属性で設定します。

- ・ **OPPOSITE\_EDGE モード**：通常の DDR 方式でデータを送信します。D1 はクロック C の立ち上がりエッジごとにサンプリングされ、D2 は立ち下がりエッジごとにサンプリングされます。Q は各クロック エッジで変化します。
- ・ **SAME\_EDGE モード**：データはクロック C の反対のエッジで ODDR 出力から送信されますが、ODDR への 2 つの入力はクロック信号 C の立ち上がりエッジで動作し、追加されたレジスタがクロック信号 C の立ち下がりエッジで動作します。この機能を使用すると、DDR データは同じクロック エッジで ODDR に取り込まれます。

### ポートの説明

ポート名	方向	幅	機能
Q	出力	1	データ出力 (DDR)。IOB パッドに接続されます。
C	入力	1	クロック入力。クロック入力ピンです。
CE	入力	1	クロック イネーブル入力。High になると、ポート C のクロック入力がいネーブルになります。
D1 : D2	入力	1 (それぞれ)	データ入力。DDR データを ODDR モジュールに入力するピンです。
R	入力	1	リセット。SRTYPE の設定によって異なります。
S	入力	1	セット。アクティブ High の非同期セットピンです。SRTYPE 属性の設定により、同期にもなります。

### デザインの入力方法

このELEMENTは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
DDR_CLK_EDGE	文字列	"OPPOSITE_EDGE"、 "SAME_EDGE"	"OPPOSITE_ EDGE"	クロック エッジに対する DDR の操作モードを指定します。
INIT	2 進数	0、1	1	Q の初期値を設定します。
SRTYPE	文字列	"SYNC"、"ASYN"	"SYNC"	セット/リセットのタイプを選択します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OFD

### マクロ：Output D Flip-Flop



### 概要

このデザイン エLEMENTは単一出力の D フリップフロップです。

出力は、OPAD または IOPAD に接続されます。D 入力の値は、クロック (C) が Low から High に切り替わる時にフリップフロップにロードされ、Q に出力されます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力		出力
D	C	Q
D	↑	D

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

# OFD\_1

マクロ : Output D Flip-Flop with Inverted Clock



## 概要

このデザイン エLEMENTは、I/O ブロック (IOB) に含まれます。D フリップフロップの出力 (Q) は、OPAD または IOPAD に接続されます。D 入力の値は、クロック (C) が High から Low に切り替わる時にフリップフロップ内にロードされ、Q に出力されます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力		出力
D	C	Q
D	↓	D

## デザインの入力方法

このELEMENTは、回路図でのみ使用できます。


## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)



## OFD16

### マクロ：16-Bit Output D Flip-Flop



### 概要

このデザイン エLEMENTは複数出力の D フリップフロップです。

出力は、OPAD または IOPAD に接続されます。D 入力の値は、クロック (C) が Low から High に切り替わる時にフリップフロップにロードされ、Q に出力されます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力		出力
D	C	Q
D	↑	D

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OFD4

### マクロ：4-Bit Output D Flip-Flop



## 概要

このデザイン エレメントは複数出力の D フリップフロップです。

出力は、OPAD または IOPAD に接続されます。D 入力の値は、クロック (C) が Low から High に切り替わる時にフリップフロップにロードされ、Q に出力されます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力		出力
D	C	Q
D	↑	D

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OFD8

### マクロ：8-Bit Output D Flip-Flop



### 概要

このデザイン エLEMENTは複数出力の D フリップフロップです。

出力は、OPAD または IOPAD に接続されます。D 入力の値は、クロック (C) が Low から High に切り替わる時にフリップフロップにロードされ、Q に出力されます。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力		出力
D	C	Q
D	↑	D

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OFDE

### マクロ : D Flip-Flop with Active-High Enable Output Buffers



## 概要

このデザイン エレメントは単一の D フリップフロップで、出力はトリステート バッファでイネーブル制御されます。フリップフロップの出力 (Q) は、出力バッファ (OBUFE) の入力に接続されます。OBUFE の出力は、OPAD または IOPAD に接続されます。入力 (D) の値は、クロック (C) が Low から High に切り替わる時にフリップフロップにロードされます。アクティブ High のイネーブル入力 (E) が High の場合、フリップフロップの出力 (Q) の値は OBUFE の O に出力されます。E が Low になると、出力はハイ インピーダンス (Z ステートまたはオフ) になります。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力
E	D	C	O
0	X	X	Z
1	Dn	↑	Dn

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ 特性』\(DS302\)](#)

## OFDE\_1

マクロ：D Flip-Flop with Active-High Enable Output Buffer and Inverted Clock



### 概要

このデザイン エLEMENTとその出力バッファは、I/O ブロック (IOB) に含まれます。フリップフロップの出力 (Q) は、出力バッファまたは OBUFE の入力に接続されます。OBUFE の出力は、OPAD または IOPAD に接続されます。入力 (D) の値は、クロック (C) が High から Low に切り替わる時にフリップフロップにロードされます。アクティブ High のイネーブル入力 (E) が High の場合、フリップフロップの出力 (Q) の値は OBUFT の O に出力されます。E が Low になると、出力はハイ インピーダンス (Z ステートまたはオフ) になります。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力
E	D	C	O
0	X	X	Z
1	D	↓	D

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OFDE16

### マクロ : 16-Bit D Flip-Flop with Active-High Enable Output Buffers



### 概要

このデザイン エLEMENTは複数の D フリップフロップで、出力はトライステート バッファでイネーブル制御されます。フリップフロップの出力 (Q) は、出力バッファ (OBUFE) の入力に接続されます。OBUFE の出力 (O) は、OPAD または IOPAD に接続されます。入力 (D) の値は、クロック (C) が Low から High に切り替わる時にフリップフロップにロードされます。アクティブ High のイネーブル入力 (E) が High のとき、フリップフロップの出力 (Q) の値が OBUFE の O に出力されます。E が Low になると、出力はハイ インピーダンス (Z ステートまたはオフ) になります。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力
E	D	C	O
0	X	X	Z
1	Dn	↑	Dn

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## OFDE4

### マクロ：4-Bit D Flip-Flop with Active-High Enable Output Buffers



## 概要

このデザイン エLEMENTは複数の D フリップフロップで、出力はトライステートバッファでイネーブル制御されます。フリップフロップの出力 (Q) は、出力バッファ (OBUFE) の入力に接続されます。OBUFE の出力 (O) は、OPAD または IOPAD に接続されます。入力 (D) の値は、クロック (C) が Low から High に切り替わるときにフリップフロップにロードされます。アクティブ High のイネーブル入力 (E) が High のとき、フリップフロップの出力 (Q) の値が OBUFE の O に出力されます。E が Low になると、出力はハイインピーダンス (Z ステートまたはオフ) になります。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力
E	D	C	O
0	X	X	Z
1	Dn	↑	Dn

## デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OFDE8

マクロ : 8-Bit D Flip-Flop with Active-High Enable Output Buffers



### 概要

このデザイン エLEMENTは複数の D フリップフロップで、出力はトライステートバッファでイネーブル制御されます。フリップフロップの出力 (Q) は、出力バッファ (OBUFE) の入力に接続されます。OBUFE の出力 (O) は、OPAD または IOPAD に接続されます。入力 (D) の値は、クロック (C) が Low から High に切り替わる時にフリップフロップにロードされます。アクティブ High のイネーブル入力 (E) が High のとき、フリップフロップの出力 (Q) の値が OBUFE の O に出力されます。E が Low になると、出力はハイインピーダンス (Z ステートまたはオフ) になります。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバルセット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力
E	D	C	O
0	X	X	Z
1	Dn	↑	Dn

### デザインの入力方法

このELEMENTは、回路図でのみ使用できます。


### 詳細情報

- ・ [『Virtex-4 FPGA ユーザーガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)



## OFDI

マクロ : Output D Flip-Flop (Asynchronous Preset)



### 概要

このデザイン エLEMENTは、I/O ブロック (IOB) に含まれます。D フリップフロップの出力 (Q) は、OPAD または IOPAD に接続されます。D 入力の値は、クロック (C) が Low から High に切り替わるときにフリップフロップにロードされ、Q に出力されます。

電力を供給すると、フリップフロップは非同期にプリセットされ、出力が High になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力		出力
D	C	Q
D	↑	D

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

# OFDI\_1

マクロ : Output D Flip-Flop with Inverted Clock (Asynchronous Preset)



## 概要

このデザイン エレメントは、I/O ブロック (IOB) 内に配置されます。D フリップフロップの出力 (Q) は、OPAD または IOPAD に接続されます。D 入力の値は、クロック (C) が High から Low に切り替わる時にフリップフロップ内にロードされ、Q に出力されます。

電力を供給すると、フリップフロップは非同期にプリセットされ、出力が High になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力		出力
D	C	Q
D	↓	D

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## OFDT

### マクロ：D Flip-Flop with Active-Low 3-State Output Buffer



## 概要

このデザイン エLEMENTは単一の D フリップフロップで、出力はトリステート バッファでイネーブル制御されます。

フリップフロップの出力 (Q) は、出力バッファ (OBUFT) の入力に接続されます。OBUFT の出力 (O) は、OPAD または IOPAD に接続されます。入力 (D) の値は、クロック (C) が Low から High に切り替わる時にフリップフロップにロードされます。アクティブ Low のイネーブル入力 (T) が Low のとき、フリップフロップの出力 (Q) の値が O に出力されます。T が High になると、出力はハイ インピーダンス (オフ) になります。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力
T	D	C	O
1	X	X	Z
0	D	↑	D

## デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OFDT\_1

マクロ : D Flip-Flop with Active-Low 3-State Output Buffer and Inverted Clock



### 概要

このデザイン エLEMENTとその出力バッファは、I/O ブロック (IOB) に含まれます。フリップフロップの出力 (Q) は、出力バッファ (OBUFT) の入力に接続されます。OBUFT の出力は、OPAD または IOPAD に接続されます。入力 (D) の値は、クロック (C) が High から Low に切り替わるときにフリップフロップにロードされます。アクティブ Low のイネーブル入力 (T) が Low のとき、フリップフロップの出力 (Q) の値が 0 に出力されます。T が High になると、出力はハイインピーダンス (オフ) になります。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力
T	D	C	O
1	X	X	Z
0	D	↓	D

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## OFDT16

マクロ：16-Bit D Flip-Flop with Active-Low 3-State Output Buffers



### 概要

このデザイン エLEMENTは複数の D フリップフロップで、出力はトリステート バッファでイネーブル制御されます。

フリップフロップの出力 (Q) は、出力バッファ (OBUFT) の入力に接続されます。OBUFT の出力 (O) は、OPAD または IOPAD に接続されます。入力 (D) の値は、クロック (C) が Low から High に切り替わる時にフリップフロップにロードされます。アクティブ Low のイネーブル入力 (T) が Low のとき、フリップフロップの出力 (Q) の値が O に出力されます。T が High になると、出力はハイ インピーダンス (オフ) になります。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力
T	D	C	O
1	X	X	Z
0	D	↑	D

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OFDT4

### マクロ：4-Bit D Flip-Flop with Active-Low 3-State Output Buffers



## 概要

このデザイン エレメントは複数の D フリップフロップで、出力はトリステートバッファでイネーブル制御されます。

フリップフロップの出力 (Q) は、出力バッファ (OBUFT) の入力に接続されます。OBUFT の出力 (O) は、OPAD または IOPAD に接続されます。入力 (D) の値は、クロック (C) が Low から High に切り替わる時にフリップフロップにロードされます。アクティブ Low のイネーブル入力 (T) が Low のとき、フリップフロップの出力 (Q) の値が O に出力されます。T が High になると、出力はハイインピーダンス (オフ) になります。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力
T	D	C	O
1	X	X	Z
0	D	↑	D

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OFDT8

### マクロ：8-Bit D Flip-Flop with Active-Low 3-State Output Buffers



### 概要

このデザイン エLEMENTは複数の D フリップフロップで、出力はトリステート バッファでイネーブル制御されます。

フリップフロップの出力 (Q) は、出力バッファ (OBUFT) の入力に接続されます。OBUFT の出力 (O) は、OPAD または IOPAD に接続されます。入力 (D) の値は、クロック (C) が Low から High に切り替わる時にフリップフロップにロードされます。アクティブ Low のイネーブル入力 (T) が Low のとき、フリップフロップの出力 (Q) の値が O に出力されます。T が High になると、出力はハイ インピーダンス (オフ) になります。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力
T	D	C	O
1	X	X	Z
0	D	↑	D

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

# OFDX

マクロ : Output D Flip-Flop with Clock Enable



## 概要

このデザイン エレメントは単一出力の D フリップフロップです。Q 出力は、OPAD または IOPAD に接続されます。D 入力の値は、クロック (C) が Low から High に切り替わるときにフリップフロップ内にロードされ、Q に出力されます。クロック イネーブル (CE) が Low のときには、出力は変化しません。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力
CE	D	C	Q
1	Dn	↑	Dn
0	X	X	変化なし

## デザインの入力方法

このエレメントは、回路図でのみ使用できます。


## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)



## OFDX\_1

マクロ：Output D Flip-Flop with Inverted Clock and Clock Enable



### 概要

このデザイン エLEMENTは、I/O ブロック (IOB) に含まれます。D フリップフロップの出力 (Q) は、OPAD または IOPAD に接続されます。D 入力の値は、クロック (C) が High から Low に切り替わる時にフリップフロップ内にロードされ、Q に出力されます。クロック イネーブル (CE) が Low のときには、出力 (Q) は変化しません。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力
CE	D	C	Q
1	D	↓	D
0	X	X	変化なし

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OFDX16

### マクロ：16-Bit Output D Flip-Flop with Clock Enable



### 概要

このデザイン エレメントは複数出力の D フリップフロップです。Q 出力は、OPAD または IOPAD に接続されます。D 入力の値は、クロック (C) が Low から High に切り替わるときにフリップフロップ内にロードされ、Q に出力されます。クロック イネーブル (CE) が Low のときには、出力は変化しません。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力
CE	D	C	Q
1	Dn	↑	Dn
0	X	X	変化なし

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OFDX4

マクロ：4-Bit Output D Flip-Flop with Clock Enable



### 概要

このデザイン エLEMENTは複数出力の D フリップフロップです。Q 出力は、OPAD または IOPAD に接続されます。D 入力の値は、クロック (C) が Low から High に切り替わるときにフリップフロップ内にロードされ、Q に出力されます。クロック イネーブル (CE) が Low のときには、出力は変化しません。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力
CE	D	C	Q
1	Dn	↑	Dn
0	X	X	変化なし

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OFDX8

マクロ：8-Bit Output D Flip-Flop with Clock Enable



### 概要

このデザイン エLEMENTは複数出力の D フリップフロップです。Q 出力は、OPAD または IOPAD に接続されます。D 入力の値は、クロック (C) が Low から High に切り替わるときにフリップフロップ内にロードされ、Q に出力されます。クロック イネーブル (CE) が Low のときには、出力は変化しません。

電力を供給すると、このフリップフロップは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力
CE	D	C	Q
1	Dn	↑	Dn
0	X	X	変化なし

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OFDXI

マクロ：Output D Flip-Flop with Clock Enable (Asynchronous Preset)



### 概要

このデザイン エLEMENTは、I/O ブロック (IOB) に含まれます。D フリップフロップの出力 (Q) は、OPAD または IOPAD に接続されます。D 入力の値は、クロック (C) が Low から High に切り替わるときにフリップフロップにロードされ、Q に出力されます。クロック イネーブル (CE) が Low のときには、出力は変化しません。

電力を供給すると、フリップフロップは非同期にプリセットされ、出力が High になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力			出力
CE	D	C	Q
1	D	↑	D
0	X	X	変化なし

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

# OFDXI\_1

マクロ : Output D Flip-Flop with Inverted Clock and Clock Enable (Asynchronous Preset)



## 概要

このデザイン エレメントは、I/O ブロック (IOB) に含まれます。D フリップフロップの出力 (Q) は、OPAD または IOPAD に接続されます。D 入力の値は、クロック (C) が High から Low に切り替わる時にフリップフロップ内にロードされ、Q に出力されます。クロック イネーブル (CE) が Low のときには、出力 (Q) は変化しません。

電力を供給すると、フリップフロップは非同期にプリセットされ、出力が High になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力			出力
CE	D	C	Q
1	D	↓	D
0	X	X	変化なし

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## OR12

マクロ：12-Input OR Gate with Non-Inverted Inputs



### 概要

5 入力までの OR ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の OR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OR16

### マクロ : 16-Input OR Gate with Non-Inverted Inputs



OR16

X9437

## 概要

5 入力までの OR ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の OR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

## デザインの入力方法

このエレメントは、回路図でのみ使用できます。


## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)



## OR2

### プリミティブ：2-Input OR Gate with Non-Inverted Inputs



## 概要

5 入力までの OR ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の OR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OR2B1

プリミティブ：2-Input OR Gate with 1 Inverted and 1 Non-Inverted Inputs



### 概要

5 入力までの OR ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の OR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OR2B2

### プリミティブ：2-Input OR Gate with Inverted Inputs



### 概要

5 入力までの OR ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の OR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OR3

### プリミティブ：3-Input OR Gate with Non-Inverted Inputs



## 概要

5 入力までの OR ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の OR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OR3B1

プリミティブ：3-Input OR Gate with 1 Inverted and 2 Non-Inverted Inputs



### 概要

5 入力までの OR ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の OR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OR3B2

プリミティブ：3-Input OR Gate with 2 Inverted and 1 Non-Inverted Inputs



### 概要

5 入力までの OR ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の OR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OR3B3

### プリミティブ：3-Input OR Gate with Inverted Inputs



## 概要

5 入力までの OR ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の OR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OR4

### プリミティブ：4-Input OR Gate with Non-Inverted Inputs



## 概要

5 入力までの OR ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の OR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

## デザインの入力方法

このエレメントは、回路図でのみ使用できます。


## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## OR4B1

プリミティブ：4-Input OR Gate with 1 Inverted and 3 Non-Inverted Inputs



### 概要

5 入力までの OR ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の OR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OR4B2

プリミティブ：4-Input OR Gate with 2 Inverted and 2 Non-Inverted Inputs



### 概要

5 入力までの OR ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の OR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OR4B3

プリミティブ：4-Input OR Gate with 3 Inverted and 1 Non-Inverted Inputs



### 概要

5 入力までの OR ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の OR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OR4B4

### プリミティブ：4-Input OR Gate with Inverted Inputs



### 概要

5 入力までの OR ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の OR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OR5

### プリミティブ：5-Input OR Gate with Non-Inverted Inputs



## 概要

5 入力までの OR ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の OR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OR5B1

プリミティブ：5-Input OR Gate with 1 Inverted and 4 Non-Inverted Inputs



### 概要

5 入力までの OR ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の OR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OR5B2

プリミティブ：5-Input OR Gate with 2 Inverted and 3 Non-Inverted Inputs



### 概要

5 入力までの OR ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の OR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OR5B3

プリミティブ：5-Input OR Gate with 3 Inverted and 2 Non-Inverted Inputs



### 概要

5 入力までの OR ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の OR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。


### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## OR5B4

プリミティブ：5-Input OR Gate with 4 Inverted and 1 Non-Inverted Inputs



### 概要

5 入力までの OR ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の OR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OR5B5

### プリミティブ：5-Input OR Gate with Inverted Inputs



### 概要

5 入力までの OR ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の OR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OR6

マクロ：6-Input OR Gate with Non-Inverted Inputs



### 概要

5 入力までの OR ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の OR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OR7

### マクロ : 7-Input OR Gate with Non-Inverted Inputs



## 概要

5 入力までの OR ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の OR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## OR8

マクロ：8-Input OR Gate with Non-Inverted Inputs



### 概要

5 入力までの OR ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の OR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## OR9

### マクロ : 9-Input OR Gate with Non-Inverted Inputs



## 概要

5 入力までの OR ファンクションには、反転入力と非反転入力をさまざまに組み合わせたものがあります。6 ～ 9 入力、12 入力、および 16 入力の OR ファンクションには、非反転入力のみが使用されています。一部またはすべての入力を反転するには、外部インバーターを使用します。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## OSERDES

### プリミティブ：Dedicated IOB Output Serializer



### 概要

このプリミティブを使用すると、同期インターフェイスを簡単にインプリメントできます。FPGA のロジックリソースを節約でき、タイミングが複雑になるのを防ぎます。また、さまざまなアプリケーションに対応した複数のクロック入力があり、SelectIO™ 機能と共に使用できます。

### ポートの説明

ポート名	方向	幅	機能
OQ	出力	1	データパス出力。OSERDES モジュールのデータ出力です。このポートは、データ パラレル/シリアル コンバーターの出力と IOB パッドのデータ入力を接続します。また、OSERDES モジュール内のすべてのサブモジュールをバイパスするようにコンフィギュレーションすることも可能です。
SHIFTOUT1、SHIFTOUT2	出力	1 (それぞれ)	データ入力を拡張するためのキャリー出力です。マスターの SHIFTIN1、SHIFTIN2 に接続します。
TQ	出力	1	トライステートパス出力。OSERDES モジュールのトライステート出力です。このポートは、トライステート パラレル/シリアル コンバーターの出力と IOB パッドの制御入力を接続します。
CLK	入力	1	高速クロック入力。パラレル/シリアル コンバーターを駆動します。CLK ポートは、次のいずれかのクロックリソースで駆動します。 <ul style="list-style-type: none"> <li>・ クロック領域内の 10 個のグローバル クロック ライン</li> <li>・ 4 個のリージョナル クロック ライン</li> <li>・ 4 個のクロック兼用 I/O (隣接したクロック領域内)</li> </ul>

ポート名	方向	幅	機能
			・ FPGA (バイパスを介す)
CLKDIV	入力	1	高速分周クロック入力。パラレル/シリアル コンバーターを駆動するのに使用するクロック入力です。CLK ポートに接続されたクロックよりも低周波数に分周したクロックを入力する必要があります。CLKDIV のソースには、次のクロックリソースのいずれかを使用できます。 ・ クロック領域内の 10 個のグローバル クロック ライン ・ 4 個のリージョナル クロック ライン
D1 ~ D6	入力	1	パラレル データ入力。OSERDES モジュールにパラレル データが入力されるポートです。このポートは FPGA に接続され、2 ~ 6 ビットにコンフィギュレーションできます。データ幅拡張モードでは、10 ビットまで拡張できます。
OCE	入力	1	パラレル/シリアル コンバーター (データ) クロック イネーブル。High の場合、データ パラレル/シリアル コンバーターの出力がイネーブルになります。
SR	入力	1	セット/リセット入力。ストレージ エLEMENT のステートを SRVAL 属性で設定したステートにします。SRVAL = 1 の場合は 1、SRVAL = 0 の場合は 0 になります。リセットがセットよりも優先されます。
SHIFTIN1、SHIFTIN2	入力	1 (それぞれ)	データ入力を拡張するためのキャリー入力です。スレーブの SHIFTOUT1、SHIFTOUT2 に接続します。
T1 ~ T4	入力	1 (それぞれ)	パラレル トライステート入力。OSERDES モジュールにパラレル トライステート信号が入力されるポートです。このポートは FPGA に接続され、1 ~ 4 ビットにコンフィギュレーションできます。この機能は、データ幅拡張モードではサポートされません。
TCE	入力	1	パラレル/シリアル コンバーター (トライステート) クロック イネーブル。High の場合、トライステート信号パラレル/シリアル コンバーターの出力がイネーブルになります。

## デザインの入力方法

このELEMENTは、回路図で使用できます。

OSERDES モジュールのデータ パラレル/シリアル コンバーターは、2 ~ 6 ビットのパラレル データを取り込み、シリアル データに変換します。2 つの OSERDES モジュールをカスケード接続すると、データ入力幅を 7、8、または 10 ビットに拡張できます。データ幅を拡張するには、1 つの OSERDES をマスター モード、もう 1 つの OSERDES をスレーブ モードに設定し、スレーブの SHIFTOUT ポートをマスターの SHIFTIN ポートに接続します。スレーブでは、入力として D3 ~ D6 ポートのみを使用します。パラレル/シリアル コンバーターは、SDR または DDR モードの両方で使用できます。

D1 ポートのデータ入力、最初の出力ビットになります。このモジュールは、CLK および CLKDIV クロックで制御されます。次の表に、SDR および DDR の異なるモードにおける CLK と CLKDIV の関係を示します。

SDR のデータ幅	DDR のデータ幅	CLK	CLKDIV
2	4	2X	X
3	6	3X	X
4	8	4X	X
5	10	5X	X
6	-	6X	X
7	-	7X	X
8	-	8X	X



このブロックの出力は、FPGA の IOB パッドのデータ入力に接続されます。この IOB パッドには、SelectIO を使用して信号規格を設定できます。

#### パラレル/シリアル コンバーター (トライステート)

OSERDES モジュールのトライステート パラレル/シリアル コンバーターは、4 ビットのパラレル トライステート信号を取り込み、シリアル トライステート信号に変換します。データ パラレル/シリアル コンバーターとは異なり、トライステート パラレル/シリアル コンバーターは信号幅を 5 ビット以上には拡張できません。このモジュールは、主に CLK および CLKDIV クロックで制御されます。このモードを使用するには、DATA\_RATE\_TQ および TRISTATE\_WIDTH 属性を設定する必要があります。場合によっては、DATA\_RATE\_OQ および DATA\_WIDTH を設定することも必要です。次の表に、使用する機能と属性の値を示します。

機能	DATA_RATE_TQ	TRISTATE_WIDTH
4 ビット DDR*	DDR	4
1 ビット SDR	SDR	1
バッファ	BUF	1

このブロックの出力は、FPGA の IOB パッドのトライステート入力に接続されます。この IOB パッドには、SelectIO を使用して信号規格を設定できます。

#### データ幅の拡張

このエレメントでは、7 ビット幅以上のパラレル データを送信できます。ただし、トライステート出力の信号幅は拡張できません。7 ビット幅以上のデータを送信するには、エレメントを 2 つインスタンス化する必要があります。この 2 つは、隣接したマスター/スレーブ ペアである必要があります。OSERDES\_MODE 属性を "MASTER" または "SLAVE" に設定し、OSERDES のペアを区別する必要があります。また、マスターの SHIFTIN ポートをスレーブの SHIFTOUT ポートに接続します。SDR および DDR モードでは、データ幅 7、8、10 がサポートされています。次の表に、SDR および DDR モードで使用可能なデータ幅を示します。

モード	幅
SDR	2、3、4、5、6、7、8
DDR	4、6、8、10

#### 使用可能な属性

属性	データ型	値	デフォルト	説明
DATA_RATE_OQ	文字列	"SDR"、"DDR"	"DDR"	データを CLK の各エッジで変化させるか、各立ち上がりエッジで変化させるかを指定します。
DATA_RATE_TQ	文字列	"BUF"、"SDR"、"DDR"	"DDR"	トライステートを CLK の各エッジで変化させるか、各立ち上がりエッジで変化させるか、バッファのコンフィギュレーションで変化させるかを指定します。
DATA_WIDTH	整数	2、3、4、5、6、7、8、10	4	設定可能な値は、DATA_RATE_OQ = "DDR" の場合は 4、6、8、または 10、DATA_RATE_OQ = "SDR" の場合は 2、3、4、5、6、7、または 8 です。
INIT_OQ	2 進数	0、1	0	OQ 出力の初期値を指定します。
INIT_TQ	2 進数	0、1	0	TQ 出力の初期値を指定します。
SERDES_MODE	文字列	"MASTER"、"SLAVE"	"MASTER"	データ幅を拡張する場合に OSERDES モジュールがマスターかスレーブかを指定します。


属性	データ型	値	デフォルト	説明
SRVAL_OQ	2 進数	0、1	0	リセットをアサートした場合の OQ 出力の値を指定します。
SRVAL_TQ	2 進数	0、1	0	リセットをアサートした場合の TQ 出力の値を指定します。
TRISTATE_WIDTH	整数	1、2、4	4	設定可能な値は、DATA_RATE_TQ = "DDR" の場合は 2 または 4、DATA_RATE_TQ = "SDR" または "BUF" の場合は 1 です。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## PMCD

### プリミティブ：Phase-Matched Clock Divider



### 概要

このデザイン エLEMENTは、Virtex®-4 アーキテクチャに含まれているクロック リソースの 1 つで、次のようなクロック管理機能を備えています。

#### 位相一致分周クロック

入力クロック CLKA の周波数を分周し、位相が一致したクロックを 4 つまで生成します。出力クロックの周波数は、入力クロック周波数を 1 (CLKA1)、2 (CLKA1D2)、4 (CLKA1D4)、および 8 (CLKA1D8) で分周した値です。出力クロック CLKA1、CLKA1D2、CLKA1D4、および CLKA1D8 は、立ち上がりエッジが揃っています。

#### 位相一致クロック

入力クロック CLKA と PMCD のその他の入力クロック間のエッジ アライメント、位相関係、スキューが保持されます。CLKB、CLKC、および CLKD クロック入力に対しては、対応する CLKB1、CLKC1、および CLKD1 遅延出力があります。CLKA、CLKB、CLKC、CLKD には同じ遅延が挿入されるため、CLKA1、CLKB1、CLKC1、CLKD1 遅延出力では、エッジ アライメント、位相関係、および入力スキューが保持されます。

このデザイン エLEMENTは、グローバル バッファや DCM などその他のクロック リソースと共に使用できます。これらのクロック リソースを組み合わせることで、デザインの複雑なクロック ネットワークを柔軟に管理できます。

### ポートの説明

ポート名	方向	機能
CLKA	入力	PMCD へのクロック入力。CLKA の周波数は、1、2、4、8 で分周できます。
CLKB、CLKC、CLKD	入力	PMCD へのクロック入力。これらのクロックは分周されませんが、クロック間の位相アライメントおよび位相関係を保持するために遅延が追加されます。
RST	入力	PMCD へのリセット入力。RST 信号がアサートされると、出力がすべて非同期で Low になります。RST 信号がディアサートされると、入力クロックに同期してすべての出力がトグルを開始します。
REL	入力	PMCD へのリリース入力。REL 信号がアサートされると、CLKA に同期して分周出力クロックがトグルを開始します。
CLKA1	出力	CLKA 入力と同じ周波数の出力で、遅延が追加されています。
CLKA1D2	出力	CLKA の周波数を 2 で分周した出力で、立ち上がりエッジは CLKA1 に揃えられています。
CLKA1D4	出力	CLKA の周波数を 4 で分周した出力で、立ち上がりエッジは CLKA1 に揃えられています。

ポート名	方向	機能
CLKA1D8	出力	CLKA の周波数を 8 で分周した出力で、立ち上がりエッジは CLKA1 に揃えられています。
CLKB1、CLKC1、CLKD1	出力	CLKB 入力と同じ周波数の出力で、遅延が追加されています。CLKB1 と CLKA1 間のスキューは、CLKB と CLKA 入力間のスキューと同じです。同様に、CLKC1 は CLKC に、CLKD1 は CLKD に遅延を追加したものです。

## デザインの入力方法

このエレメントは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
EN_REL	ブール代数	FALSE、TRUE	FALSE	REL 信号のアサート時に、CLKA1D2、CLKA1D4、および CLKA1D8 出力のトグルを開始します。  注記：REL は CLKA 入力に同期していません。
RST_DEASSERT_CLK	文字列	"CLKA"、"CLKB"、"CLKC"、"CLKD"	"CLKA"	RST 信号のディアサートを同期させる PMCD 入力クロックを指定します。


## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

# PPC405\_ADV

## プリミティブ : Primitive for the Power PC Core





## 概要

このデザイン エLEMENTは、PowerPC® アーキテクチャを基に開発された PowerPC エンベデッド環境アーキテクチャの 32 ビット インプリメンテーションで、Virtex®-4 用の PowerPC 405F6 プロセッサ コアです。このプロセッサ コアには、オンチップ メモリ ロジック (OCM)、APU コントローラー (Virtex-4 デバイスのみ)、スケット ロジックおよびインターフェイスが含まれます。

PowerPC アーキテクチャでは、PowerPC ファミリのマイクロプロセッサのインプリメンテーション間で互換性を確実にするため、ソフトウェア モデルが提供されています。また、アプリケーション プログラム レベルでプロセッサのインプリメンテーションの互換性を確保するためにパラメーターが定義されており、特定の要件を満たす PowerPC インプリメンテーションを柔軟に開発できます。

## デザインの入力方法

このELEMENTは、回路図で使用できます。


## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## PULLDOWN

プリミティブ：Resistor to GND for Input Pads, Open-Drain, and 3-State Outputs

PULLDOWN



X10690

### 概要

この抵抗エレメントは、入力、出力、双方向のパッドに接続し、フロートする可能性のあるノードのロジックレベルを Low にします。

### ポートの説明

ポート名	方向	幅	機能
O	出力	1	プルダウン出力 (最上位ポートに直接接続)

### デザインの入力方法

このエレメントは、回路図で使用できます。

このエレメントは、最上位の回路図ファイルで次のネットに接続できます。

- ・ 入力 I/O マーカーに接続されたネット
- ・ 出力 I/O マーカーおよび OBUFT のようなトライステートにできる I/O エレメントの両方に接続されたネット

### 詳細情報


- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## PULLUP

**プリミティブ**：Resistor to VCC for Input PADs, Open-Drain, and 3-State Outputs

PULLUP



### 概要

このデザイン エLEMENTは、入力、トライステート出力、または双方向ポートが内部または外部ソースで駆動されないときに、弱い High で駆動します。すべてのドライバーがオフのときに、オープンドレイン エLEMENTおよびマクロのロジックレベルを High にします。

### ポートの説明

ポート名	方向	幅	機能
O	出力	1	プルアップ出力 (最上位ポートに直接接続)

### デザインの入力方法

このELEMENTは、回路図で使用できます。

このELEMENTは、最上位の回路図ファイルで次のネットに接続できます。


- ・ 入力 I/O マーカーに接続されたネット
- ・ 出力 I/O マーカーおよび OBUFT のようなトライステートにできる I/O ELEMENTの両方に接続されたネット

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## RAM16X1D

プリミティブ：16-Deep by 1-Wide Static Dual Port Synchronous RAM



### 概要

このエレメントは 16 ワード X 1 ビットのデュアル ポート SRAM で、同期書き込み機能を備えています。デバイスには、読み出しアドレス (DPRA3 ~ DPRA0) と書き込みアドレス (A3 ~ A0) の 2 種類のアドレスポートがあります。この 2 種類のアドレスポートは非同期です。読み出しアドレスによって出力ピン (DPO) に出力される値が指定され、書き込みアドレスによって書き込みを行う位置が指定されます。ライト イネーブル (WE) が Low の場合、ライト クロック (WCLK) の遷移は無視され、RAM に格納されている値は変化しません。

WE が High の場合、WCLK が Low から High に切り替わるときに、データ入力 (D) の値が 4 ビットの書き込みアドレスで選択されたワードに書き込まれます。書き込みを正しく行うには、WCLK が Low から High に切り替わる前に、書き込みアドレスとデータ入力の値を安定させる必要があります。WCLK はデフォルトではアクティブ High ですが、インバーターを使用してアクティブ Low にすることもできます。WCLK の入力ネットに配置されたインバーターは、RAM ブロック内に組み込まれます。

SPO 出力には、A3 ~ A0 で指定されたメモリ セルの値が出力されます。DPO 出力には、DPRA3 ~ DPRA0 で指定されたメモリ セルの値が出力されます。

**注記：** 書き込み処理は、読み出しアドレスポートのアドレスには影響されません。

INIT 属性を使用すると、RAM を直接初期化できます。値は、INIT=ABAC のように、16 進数で指定してください。INIT 属性を指定しない場合は、RAM は 0 に初期化されます。

### 論理表

モード選択を次の論理表に示します。

入力			出力	
WE (モード)	WCLK	D	SPO	DPO
0 (読み出し)	X	X	data_a	data_d
1 (読み出し)	0	X	data_a	data_d
1 (読み出し)	1	X	data_a	data_d
1 (書き込み)	↑	D	D	data_d
1 (読み出し)	↓	X	data_a	data_d
data_a = A3 ～ A0 で指定されたワード				
data_d = DPRA3 ～ DPRA0 で指定されたワード				

## デザインの入力方法

このエレメントは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	16 進数	16 ビット値	すべて 0	RAM、レジスタ、LUT の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## RAM16X1D\_1

**プリミティブ：16-Deep by 1-Wide Static Dual Port Synchronous RAM with Negative-Edge Clock**



### 概要

このエレメントは、クロックの立ち下がりエッジで動作する 16 ワード X 1 ビットのデュアル ポート SRAM で、同期書き込み機能を備えています。デバイスには、読み出しアドレス (DPRA3 ~ DPRA0) と書き込みアドレス (A3 ~ A0) の独立した 2 種類のアドレス ポートがあります。この 2 種類のアドレス ポートは非同期です。読み出しアドレスによって出力ピン (DPO) に出力される値が指定され、書き込みアドレスによって書き込みを行う位置が指定されます。

ライト イネーブル (WE) が Low の場合、ライト クロック (WCLK) の遷移は無視され、RAM に格納されている値は変化しません。WE が High の場合、WCLK が High から Low に切り替わるときに、4 ビットの書き込みアドレスで選択されているワードにデータ入力 (D) の値が書き込まれます。書き込みを正しく行うには、WCLK が High から Low に切り替わる前に、書き込みアドレスとデータ入力の値を安定させる必要があります。WCLK はデフォルトではアクティブ Low ですが、インバーターを使用してアクティブ High にすることもできます。WCLK の入力ネットに配置されたインバーターは、RAM ブロック内に組み込まれます。

INIT 属性を使用すると、コンフィギュレーション中に RAM16X1D\_1 を初期化できます。

SPO 出力には、A3 ~ A0 で指定されたメモリ セルの値が出力されます。DPO 出力には、DPRA3 ~ DPRA0 で指定されたメモリ セルの値が出力されます。

**注記：** 書き込み処理は、読み出しアドレス ポートのアドレスには影響されません。

### 論理表

モード選択を次の論理表に示します。

入力			出力	
WE (モード)	WCLK	D	SPO	DPO
0 (読み出し)	X	X	data_a	data_d
1 (読み出し)	0	X	data_a	data_d
1 (読み出し)	1	X	data_a	data_d
1 (書き込み)	↓	D	D	data_d
1 (読み出し)	↑	X	data_a	data_d
data_a = A3 ~ A0 で指定されたワード				
data_d = DPRA3 ~ DPRA0 で指定されたワード				

## ポートの説明

ポート名	方向	幅	機能
DPO	出力	1	読み出し専用 1 ビット データ出力
SPO	出力	1	読み出し/書き込み 1 ビット データ出力
A0	入力	1	読み出し/書き込み address[0] 入力
A1	入力	1	読み出し/書き込み address[1] 入力
A2	入力	1	読み出し/書き込み address[2] 入力
A3	入力	1	読み出し/書き込み address[3] 入力
D	入力	1	書き込み 1 ビット データ入力
DPRA0	入力	1	読み出し専用 address[0] 入力
DPRA1	入力	1	読み出し専用 address[1] 入力
DPRA2	入力	1	読み出し専用 address[2] 入力
DPRA3	入力	1	読み出し専用 address[3] 入力
WCLK	入力	1	書き込みクロック入力
WE	入力	1	ライト イネーブル入力

## デザインの入力方法

このエレメントは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	16 進数	16 ビット値	すべて 0	RAM、レジスタ、LUT の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## RAM16X1S

プリミティブ：16-Deep by 1-Wide Static Synchronous RAM



### 概要

このエレメントは 16 ワード X 1 ビットの SRAM で、同期書き込み機能を備えています。ライト イネーブル (WE) が Low の場合、ライト クロック (WCLK) の遷移は無視され、RAM に格納されている値は変化しません。WE が High になると、WCLK が Low から High に切り替わるときに、データ入力 (D) の値が 4 ビットのアドレス (A3 ~ A0) で選択されたワードに書き込まれます。WCLK はデフォルトではアクティブ High ですが、インバーターを使用してアクティブ Low にすることもできます。WCLK の入力ネットに配置されたインバーターは、RAM ブロック内に組み込まれます。

出力ピン (O) に出力される値は、アドレス ピンで指定された RAM 内の位置に格納されている値です。INIT 属性を使用すると、コンフィギュレーション中に RAM16X1S を初期化できます。

### 論理表

入力			出力
WE (モード)	WCLK	D	O
0 (読み出し)	X	X	データ
1 (読み出し)	0	X	データ
1 (読み出し)	1	X	データ
1 (書き込み)	↑	D	D
1 (読み出し)	↓	X	データ
データ = A3 ~ A0 で指定されたワード			

### デザインの入力方法

このエレメントは、回路図で使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	16 進数	16 ビット値	すべて 0	RAM の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## RAM16X1S\_1

**プリミティブ：16-Deep by 1-Wide Static Synchronous RAM with Negative-Edge Clock**



### 概要

このエレメントはクロックの立ち下がりエッジで動作する 16 ワード X 1 ビットの SRAM で、同期書き込み機能を備えています。ライト イネーブル (WE) が Low の場合、ライト クロック (WCLK) の遷移は無視され、RAM に格納されている値は変化しません。WE が High の場合、WCLK が High から Low に切り替わる時に、データ入力 (D) の値が 4 ビットのアドレス (A3 ～ A0) で選択されたワードに書き込まれます。書き込みを正しく行うには、WCLK が High から Low に切り替わる前に、書き込みアドレスとデータ入力の値を安定させる必要があります。WCLK はデフォルトではアクティブ Low ですが、インバーターを使用してアクティブ High にすることもできます。WCLK の入力ネットに配置されたインバーターは、RAM ブロック内に組み込まれます。

出力ピン (O) に出力される値は、アドレス ピンで指定された RAM 内の位置に格納されている値です。

INIT 属性を使用すると、コンフィギュレーション中にこのエレメントを初期化できます。

### 論理表

入力			出力
WE (モード)	WCLK	D	O
0 (読み出し)	X	X	データ
1 (読み出し)	0	X	データ
1 (読み出し)	1	X	データ
1 (書き込み)	↓	D	D
1 (読み出し)	↑	X	データ
データ = A3 ～ A0 で指定されたワード			

### デザインの入力方法

このエレメントは、回路図で使用できます。

### 使用可能な属性

属性	データ型	値	デフォルト	説明
INIT	16 進数	16 ビット値	すべて 0	RAM の初期値を指定します。




## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## RAM16X2S

### プリミティブ：16-Deep by 2-Wide Static Synchronous RAM



### 概要

このエレメントは 16 ワード X 2 ビットの SRAM で、同期書き込み機能を備えています。ライト イネーブル (WE) が Low の場合、ライト クロック (WCLK) の遷移は無視され、RAM に格納されている値は変化しません。WE が High の場合、WCLK が Low から High に切り替わるときに、入力 (D1 ~ D0) の値が 4 ビットのアドレス (A3 ~ A0) で選択されたワードに書き込まれます。書き込みを正しく行うには、WCLK が Low から High に切り替わる前に、書き込みアドレスとデータ入力の値を安定させる必要があります。WCLK はデフォルトではアクティブ High ですが、インバーターを使用してアクティブ Low にすることもできます。WCLK の入力ネットに配置されたインバーターは、RAM ブロック内に組み込まれます。

出力ピン (O1 ~ O0) に出力される値は、アドレス ピンで指定された RAM 内の位置に格納されている値です。

INIT\_xx 属性を使用すると、RAM の初期値を指定できます。INIT\_00 は出力 (O0) に対応する RAM のセルを初期化し、INIT\_01 は出力 (O1) に対応するセルを初期化します。たとえば、RAM16X2S インスタンスは、INIT\_00 および INIT\_01 にそれぞれ 4 桁の 16 進数値を指定して初期化します。RAM16X8S インスタンスは、INIT\_00 ~ INIT\_07 の 8 個の属性にそれぞれ 4 桁の 16 進数値を指定して初期化します。RAM64X2S インスタンスは、INIT\_00 および INIT\_01 にそれぞれ 16 桁の 16 進数値を指定して初期化します。

Virtex-4 デバイス以外では、このエレメントの初期値を直接指定することはできません。

### 論理表

入力			出力
WE (モード)	WCLK	D1 ~ D0	O1 ~ O0
0 (読み出し)	X	X	データ
1 (読み出し)	0	X	データ
1 (読み出し)	1	X	データ
1 (書き込み)	↑	D1 ~ D0	D1 ~ D0
1 (読み出し)	↓	X	データ
データ = A3 ~ A0 で指定されたワード			

### デザインの入力方法

このエレメントは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT_00 ~ INIT_01	16 進数	16 ビット値	すべて 0	RAM、レジスタ、LUT の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## RAM16X4S

プリミティブ：16-Deep by 4-Wide Static Synchronous RAM



### 概要

このエレメントは 16 ワード X 4 ビットの SRAM で、同期書き込み機能を備えています。ライト イネーブル (WE) が Low の場合、ライト クロック (WCLK) の遷移は無視され、RAM に格納されている値は変化しません。WE が High になると、WCLK が Low から High に切り替わるときに、入力 (D3 ~ D0) の値が 4 ビットのアドレス (A3 ~ A0) で選択されたワードに書き込まれます。書き込みを正しく行うには、WCLK が Low から High に切り替わる前に、書き込みアドレスとデータ入力の値を安定させる必要があります。WCLK はデフォルトではアクティブ High ですが、インバーターを使用してアクティブ Low にすることもできます。WCLK の入力ネットに配置されたインバーターは、RAM ブロック内に組み込まれます。

出力ピン (O3 ~ O0) に出力される値は、アドレス ピンで指定された RAM 内の位置に格納されている値です。

### 論理表

入力			出力
WE (モード)	WCLK	D3:D0	O3:O0
0 (読み出し)	X	X	データ
1 (読み出し)	0	X	データ
1 (読み出し)	1	X	データ
1 (書き込み)	↑	D3:D0	D3:D0
1 (読み出し)	↓	X	データ
データ = A3 ~ A0 で指定されたワード			

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT_00 ~ INIT_03	16 進数	16 ビット値	すべて 0	RAM の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## RAM16X8S

プリミティブ：16-Deep by 8-Wide Static Synchronous RAM



### 概要

このエレメントは 16 ワード X 8 ビットの SRAM で、同期書き込み機能を備えています。ライト イネーブル (WE) が Low の場合、ライト クロック (WCLK) の遷移は無視され、RAM に格納されている値は変化しません。WE が High になると、WCLK が Low から High に切り替わるときに、入力 (D7 ~ D0) の値が 4 ビットのアドレス (A3 ~ A0) で選択されたワードに書き込まれます。書き込みを正しく行うには、WCLK が Low から High に切り替わる前に、書き込みアドレスとデータ入力の値を安定させる必要があります。WCLK はデフォルトではアクティブ High ですが、インバーターを使用してアクティブ Low にすることもできます。WCLK の入力ネットに配置されたインバーターは、RAM ブロック内に組み込まれます。

出力ピン (O7 ~ O0) に出力される値は、アドレスピンで指定された RAM 内の位置に格納されている値です。

### 論理表

入力			出力
WE (モード)	WCLK	D7:D0	O7:O0
0 (読み出し)	X	X	データ
1 (読み出し)	0	X	データ
1 (読み出し)	1	X	データ
1 (書き込み)	↑	D7:D0	D7:D0
1 (読み出し)	↓	X	データ
データ = A3 ~ A0 で指定されたワード			

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT_00 ~ INIT_07	16 進数	16 ビット値	すべて 0	RAM、レジスタ、LUT の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## RAM32X1S

プリミティブ：32-Deep by 1-Wide Static Synchronous RAM



### 概要

このデザイン エレメントは 32 ワード X 1 ビットの SRAM で、同期書き込み機能を備えています。ライト イネーブル (WE) が Low の場合、ライト クロック (WCLK) の遷移は無視され、RAM に格納されている値は変化しません。WE が High になると、WCLK が Low から High に切り替わるときに、データ入力 (D) の値が 5 ビットのアドレス (A4 ~ A0) で選択されたワードに書き込まれます。書き込みを正しく行うには、WCLK が Low から High に切り替わる前に、書き込みアドレスとデータ入力の値を安定させる必要があります。WCLK はデフォルトではアクティブ High ですが、インバーターを使用してアクティブ Low にすることもできます。WCLK の入力ネットに配置されたインバーターは、RAM ブロック内に組み込まれます。

出力ピン (O) に出力される値は、アドレス ピンで指定された RAM 内の位置に格納されている値です。INIT 属性を使用すると、コンフィギュレーション中に RAM32X1S を初期化できます。

### 論理表

入力			出力
WE (モード)	WCLK	D	O
0 (読み出し)	X	X	データ
1 (読み出し)	0	X	データ
1 (読み出し)	1	X	データ
1 (書き込み)	↑	D	D
1 (読み出し)	↓	X	データ

### デザインの入力方法

このエレメントは、回路図で使用できます。

### 使用可能な属性

属性	タイプ	値	デフォルト	説明
INIT	16 進数	32 ビット値	すべて 0	RAM の初期値を指定します。




## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## RAM32X1S\_1

プリミティブ : 32-Deep by 1-Wide Static Synchronous RAM with Negative-Edge Clock



### 概要

このデザイン エLEMENTは 32 ワード X 1 ビットの SRAM で、同期書き込み機能を備えています。ライト イネーブル (WE) が Low の場合、ライト クロック (WCLK) の遷移は無視され、RAM に格納されている値は変化しません。WE が High になると、WCLK が High から Low に切り替わるときに、データ入力 (D) の値が 5 ビットのアドレス (A4 ~ A0) で選択されたワードに書き込まれます。書き込みを正しく行うには、WCLK が High から Low に切り替わる前に、書き込みアドレスとデータ入力の値を安定させる必要があります。WCLK はデフォルトではアクティブ Low ですが、インバーターを使用してアクティブ High にすることもできます。WCLK の入力ネットに配置されたインバーターは、RAM ブロック内に組み込まれます。

出力ピン (O) に出力される値は、アドレス ピンで指定された RAM 内の位置に格納されている値です。INIT 属性を使用すると、コンフィギュレーション中に RAM32X1S\_1 を初期化できます。

### 論理表

入力			出力
WE (モード)	WCLK	D	O
0 (読み出し)	X	X	データ
1 (読み出し)	0	X	データ
1 (読み出し)	1	X	データ
1 (書き込み)	↓	D	D
1 (読み出し)	↑	X	データ
データ = A4 ~ A0 で指定されたワード			

### デザインの入力方法

このELEMENTは、回路図で使用できます。

### 使用可能な属性


属性	タイプ	値	デフォルト	説明
INIT	16 進数	32 ビット値	0	RAM、レジスタ、LUT の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## RAM32X2S

プリミティブ：32-Deep by 2-Wide Static Synchronous RAM



### 概要

このデザイン エLEMENTは 32 ワード X 2 ビットの SRAM で、同期書き込み機能を備えています。ライト イネーブル (WE) が Low の場合、ライト クロック (WCLK) の遷移は無視され、RAM に格納されている値は変化しません。WE が High になると、WCLK が Low から High に切り替わるときに、入力 (D1 ~ D0) の値が 5 ビットのアドレス (A4 ~ A0) で選択されたワードに書き込まれます。書き込みを正しく行うには、WCLK が Low から High に切り替わる前に、書き込みアドレスとデータ入力の値を安定させる必要があります。WCLK はデフォルトではアクティブ High ですが、インバーターを使用してアクティブ Low にすることもできます。WCLK の入力ネットに配置されたインバーターは、RAM ブロック内に組み込まれます。出力ピン (O1 ~ O0) に出力される値は、アドレス ピンで指定された RAM 内の位置に格納されている値です。

INIT\_00 および INIT\_01 属性を使用して RAM32X2S の初期値を指定できます。

### 論理表

入力			出力
WE (モード)	WCLK	D	O0 ~ O1
0 (読み出し)	X	X	データ
1 (読み出し)	0	X	データ
1 (読み出し)	1	X	データ
1 (書き込み)	↑	D1 ~ D0	D1 ~ D0
1 (読み出し)	↓	X	データ
データ = A4 ~ A0 で指定されたワード			

### デザインの入力方法

このELEMENTは、回路図で使用できます。

## 使用可能な属性


属性	タイプ	値	デフォルト	説明
INIT_00	16 進数	32 ビット値	すべて 0	RAM のビット 0 の初期値を指定します。
INIT_01	16 進数	32 ビット値	すべて 0	RAM のビット 1 の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## RAM32X4S

プリミティブ：32-Deep by 4-Wide Static Synchronous RAM



### 概要

このデザイン エLEMENTは 32 ワード X 4 ビットの SRAM で、同期書き込み機能を備えています。ライト イネーブル (WE) が Low の場合、ライト クロック (WCLK) の遷移は無視され、RAM に格納されている値は変化しません。WE が High になると、WCLK が Low から High に切り替わるときに、入力 (D3 ~ D0) の値が 5 ビットのアドレス (A4 ~ A0) で選択されたワードに書き込まれます。書き込みを正しく行うには、WCLK が Low から High に切り替わる前に、書き込みアドレスとデータ入力の値を安定させる必要があります。WCLK はデフォルトではアクティブ High ですが、インバーターを使用してアクティブ Low にすることもできます。WCLK の入力ネットに配置されたインバーターは、RAM ブロック内に組み込まれます。

出力ピン (O3 ~ O0) に出力される値は、アドレス ピンで指定された RAM 内の位置に格納されている値です。

### 論理表

入力			出力
WE	WCLK	D3 ~ D0	O3 ~ O0
0 (読み出し)	X	X	データ
1 (読み出し)	0	X	データ
1 (読み出し)	1	X	データ
1 (書き込み)	↑	D3:D0	D3:D0
1 (読み出し)	↓	X	データ
データ = A4 ~ A0 で指定されたワード			

### デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT_00	16 進数	32 ビット値	すべて 0	RAM のビット 0 の初期値を指定します。
INIT_01	16 進数	32 ビット値	すべて 0	RAM のビット 1 の初期値を指定します。
INIT_02	16 進数	32 ビット値	すべて 0	RAM のビット 2 の初期値を指定します。
INIT_03	16 進数	32 ビット値	すべて 0	RAM のビット 3 の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## RAM32X8S

### プリミティブ：32-Deep by 8-Wide Static Synchronous RAM



### 概要

このデザイン エLEMENTは 32 ワード X 8 ビットの SRAM で、同期書き込み機能を備えています。ライト イネーブル (WE) が Low の場合、ライト クロック (WCLK) の遷移は無視され、RAM に格納されている値は変化しません。WE が High になると、WCLK が Low から High に切り替わるときに、入力 (D7 ~ D0) の値が 5 ビットのアドレス (A4 ~ A0) で選択されたワードに書き込まれます。書き込みを正しく行うには、WCLK が Low から High に切り替わる前に、書き込みアドレスとデータ入力の値を安定させる必要があります。WCLK はデフォルトではアクティブ High ですが、インバーターを使用してアクティブ Low にすることもできます。WCLK の入力ネットに配置されたインバーターは、RAM ブロック内に組み込まれます。

出力ピン (O7 ~ O0) に出力される値は、アドレス ピンで指定された RAM 内の位置に格納されている値です。

### 論理表

入力			出力
WE (モード)	WCLK	D7:D0	O7:O0
0 (読み出し)	X	X	データ
1 (読み出し)	0	X	データ
1 (読み出し)	1	X	データ
1 (書き込み)	↑	D7:D0	D7:D0
1 (読み出し)	↓	X	データ
データ = A4 ~ A0 で指定されたワード			

### デザインの入力方法

このELEMENTは、回路図でのみ使用できます。



## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT_00	16 進数	32 ビット値	すべて 0	RAM のビット 0 の初期値を指定します。
INIT_01	16 進数	32 ビット値	すべて 0	RAM のビット 1 の初期値を指定します。
INIT_02	16 進数	32 ビット値	すべて 0	RAM のビット 2 の初期値を指定します。
INIT_03	16 進数	32 ビット値	すべて 0	RAM のビット 3 の初期値を指定します。
INIT_04	16 進数	32 ビット値	すべて 0	RAM のビット 4 の初期値を指定します。
INIT_05	16 進数	32 ビット値	すべて 0	RAM のビット 5 の初期値を指定します。
INIT_06	16 進数	32 ビット値	すべて 0	RAM のビット 6 の初期値を指定します。
INIT_07	16 進数	32 ビット値	すべて 0	RAM のビット 7 の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## RAM64X1S

### プリミティブ : 64-Deep by 1-Wide Static Synchronous RAM



### 概要

このデザイン エLEMENTは 64 ワード X 1 ビットの SRAM で、同期書き込み機能を備えています。ライト イネーブル (WE) が Low の場合、ライト クロック (WCLK) の遷移は無視され、RAM に格納されている値は変化しません。WE が High になると、WCLK が Low から High に切り替わるときに、データ入力 (D) の値が 6 ビットのアドレス (A5 ~ A0) で選択されたワードに書き込まれます。WCLK はデフォルトではアクティブ High ですが、インバーターを使用してアクティブ Low にすることもできます。WCLK の入力ネットに配置されたインバーターは、RAM ブロック内に組み込まれます。

出力ピン (O) に出力される値は、アドレス ピンで指定された RAM 内の位置に格納されている値です。

INIT 属性を使用すると、コンフィギュレーション中にこのELEMENTを初期化できます。

### 論理表

モード選択を次の論理表に示します。

入力			出力
WE (モード)	WCLK	D	O
0 (読み出し)	X	X	データ
1 (読み出し)	0	X	データ
1 (読み出し)	1	X	データ
1 (書き込み)	↑	D	D
1 (読み出し)	↓	X	データ
データ = A5 ~ A0 で指定されたワード			

### デザインの入力方法

このELEMENTは、回路図で使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	16 進数	64 ビット値	すべて 0	ROM、RAM、レジスタ、LUT の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## RAM64X1S\_1

**プリミティブ：64-Deep by 1-Wide Static Synchronous RAM with Negative-Edge Clock**



### 概要

このデザイン エLEMENTは 64 ワード X 1 ビットの SRAM で、同期書き込み機能を備えています。ライト イネーブル (WE) が Low の場合、ライト クロック (WCLK) の遷移は無視され、RAM に格納されている値は変化しません。WE が High になると、WCLK が High から Low に切り替わるときに、データ入力 (D) の値が 6 ビットのアドレス (A5 ~ A0) で選択されたワードに書き込まれます。書き込みを正しく行うには、WCLK が High から Low に切り替わる前に、書き込みアドレスとデータ入力の値を安定させる必要があります。WCLK はデフォルトではアクティブ Low ですが、インバーターを使用してアクティブ High にすることもできます。WCLK の入力ネットに配置されたインバーターは、RAM ブロック内に組み込まれます。

出力ピン (O) に出力される値は、アドレス ピンで指定された RAM 内の位置に格納されている値です。

INIT 属性を使用すると、コンフィギュレーション中にこのELEMENTを初期化できます。

### 論理表

入力			出力
WE (モード)	WCLK	D	O
0 (読み出し)	X	X	データ
1 (読み出し)	0	X	データ
1 (読み出し)	1	X	データ
1 (書き込み)	↓	D	D
1 (読み出し)	↑	X	データ
データ = A5 ~ A0 で指定されたワード			

### デザインの入力方法

このELEMENTは、回路図で使用できます。

### 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	16 進数	64 ビット値	すべて 0	ROM、RAM、レジスタ、LUT の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## RAM64X2S

プリミティブ：64-Deep by 2-Wide Static Synchronous RAM



### 概要

このデザイン エLEMENTは 64 ワード X 2 ビットの SRAM で、同期書き込み機能を備えています。ライト イネーブル (WE) が Low の場合、ライト クロック (WCLK) の遷移は無視され、RAM に格納されている値は変化しません。WE が High になると、WCLK が Low から High に切り替わるときに、入力 (D1 ~ D0) の値が 6 ビットのアドレス (A5 ~ A0) で選択されたワードに書き込まれます。書き込みを正しく行うには、WCLK が Low から High に切り替わる前に、書き込みアドレスとデータ入力の値を安定させる必要があります。WCLK はデフォルトではアクティブ High ですが、インバーターを使用してアクティブ Low にすることもできます。WCLK の入力ネットに配置されたインバーターは、RAM ブロック内に組み込まれます。

出力ピン (O1 ~ O0) に出力される値は、アドレス ピンで指定された RAM 内の位置に格納されている値です。INIT\_00 および INIT\_01 属性を使用してこのデザイン エLEMENTの初期値を指定できます。

### 論理表

入力			出力
WE (モード)	WCLK	D0:D1	O0:O1
0 (読み出し)	X	X	データ
1 (読み出し)	0	X	データ
1 (読み出し)	1	X	データ
1 (書き込み)	↑	D1 ~ D0	D1 ~ D0
1 (読み出し)	↓	X	データ
データ = A5 ~ A0 で指定されたワード			

### デザインの入力方法

このELEMENTは、回路図でのみ使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT_00	16 進数	64 ビット値	すべて 0	RAM、レジスタ、LUT の初期値を指定します。
INIT_01	16 進数	64 ビット値	すべて 0	RAM、レジスタ、LUT の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## RAMB16

**プリミティブ：16K-bit Data and 2K-bit Parity Single-Port Synchronous Block RAM with Configurable Port Widths**



X10119

### 概要

Virtex®-4 以降のデバイスには、分散 RAM メモリに加え、18Kb のブロック RAM メモリが多数搭載されています。ブロック RAM メモリはデュアル ポート RAM であり、デバイス上で高速で離散型の大容量ブロック メモリとして使用できます。メモリは縦に並べられており、ブロック RAM メモリの総容量はデバイスのサイズによって異なります。18Kb ブロック をカスケード接続すると、タイミング遅延を最小限に抑えて、ビット数とワード数の多いメモリをインプリメントできます。

読み出し	読み出しは、クロック エッジに同期して行われます。読み出しアドレスが読み出しポートに取り込まれ、RAM アクセス時間後に保存されているデータが出力ラッチに送信されます。
書き込み	書き込みは、クロック エッジに同期して行われます。書き込みアドレスは書き込みポートに取り込まれ、入力データがメモリに保存されます。

### 書き込みの動作モード

書き込み中のポートでのデータ出力には、3 つのモードがあります。これらのモードでは、書き込み中に同じポートのデータ出力バスを使用できます。出力オプションは、コンフィギュレーションで指定します。オプションの選択により、各クロック サイクルでのブロック RAM メモリの効率が向上し、最大のバンド幅を使用したデザインが可能になります。

書き込みクロック エッジ後の出力ラッチのデータは、3 つのモードのいずれかを選択して指定します。

WRITE_FIRST (透過) モード	入力データがメモリに書き込まれると同時に、データ出力に送信されます (透過書き込み)。
READ_FIRST (書き込み前に読み出し) モード	書き込みアドレスに以前に保存されたデータが出力ラッチに送信され、それと同時に入力データがメモリに保存されます (書き込み前に読み出し)。
NO_CHANGE (変化なし) モード	書き込み中に出力ラッチは変化しません。



動作モードは、コンフィギュレーション中に設定します。各ポートに対し、属性を使用して 3 つのモードのいずれかを個別に設定できます。デフォルトでは、WRITE\_FIRST に設定されています。

## ポートの説明

出力ラッチの同期セット/リセット – SRVAL (SRVAL\_A および SRVAL\_B)

SRVAL\_A および SRVAL\_B (デュアル ポート) 属性は、SSR 入力のアサートした際の出力ラッチの値を定義します。次の表に示すように、SRVAL (SRVAL\_A および SRVAL\_B) 属性の幅がポート幅となります。

ポート幅およびデータ幅	DOP バス	DO バス	SRVAL
1	なし	<0>	1
2	なし	<1:0>	2
4	なし	<3:0>	4
9	<0>	<7:0>	(1+8) = 9
18	<1:0>	<15:0>	(2+16) = 18
36	<3:0>	<31:0>	(4 + 32) = 36

### オプションの出力レジスタ切り替え – DO[A|B]\_REG

RAMB16 の A/B 出力でのパイプライン レジスタの数を設定します。有効な値は 0 および 1 で、デフォルト値は 0 です。

### 出力レジスタのクロック反転 – INVERT\_CLK\_DO[A|B]\_REG

TRUE に設定すると、RAMB16 の A/B 出力でのパイプライン レジスタのクロック入力が反転されます。デフォルト値は FALSE です。

### 拡張モード アドレス – RAM\_EXTENSION\_[A|B]

カスケード モードを使用する場合に、ブロック RAM の A ポートと B ポートを上位アドレス (UPPER) にするか、下位アドレス (LOWER) にするかを指定します。カスケード モードを使用するには、READ\_WIDTH\_[A/B] および WRITE\_WIDTH\_[A/B] を 1 に設定する必要があります。デフォルトでは NONE に設定されており、ブロック RAM はカスケード モードでは使用されません。

### 読み出し幅 – READ\_WIDTH\_[A|B]

ブロック RAM の A/B 読み出しポートの幅を指定します。有効な値は、0、1、2、4、9、18 および 36 で、デフォルト値は 0 です。両方のポートの READ\_WIDTH\_[A/B] 属性を同時に 0 に設定しないでください。

### 書き込み幅 – WRITE\_WIDTH\_[A|B]

ブロック RAM の A/B 書き込みポートの幅を指定します。有効な値は、0、1、2、4、9、18 および 36 で、デフォルト値は 0 です。

### 書き込みモード – WRITE\_MODE\_[A|B]

A/B 入力ポートの書き込みモードを指定します。有効な値は、WRITE\_FIRST、READ\_FIRST、および NO\_CHANGE で、デフォルト値は WRITE\_FIRST です。

### RAMB16 のロケーション制約

ブロック RAM のインスタンスに LOC プロパティを指定すると、配置を制約できます。ブロック RAM を配置する位置の表記方法は、CLB 位置の表記方法とは異なっており、LOC プロパティを別のアレイでも簡単に使用できます。LOC プロパティは、次の形式で指定します。LOC = RAMB16\_X#Y#

RAMB16\_X0Y0 は、デバイスの左下にあるブロック RAM の位置を表します。

## デザインの入力方法

このELEMENTは、回路図で使用できます。

## 使用可能な属性

属性	データ型	値	デフォルト	説明
DOA_REG	整数	0、1	0	A ポート上の出力レジスタ (オプション)
DOB_REG	整数	0、1	0	B ポート上の出力レジスタ (オプション)
INIT_00 ~ INIT_39	16 進数	256 ビット値	すべて 0	RAM の初期値を指定します。
INIT_0A ~ INIT_0F	16 進数	256 ビット値	すべて 0	RAM の初期値を指定します。
INIT_1A ~ INIT_1F	16 進数	256 ビット値	すべて 0	RAM の初期値を指定します。
INIT_2A ~ INIT_2F	16 進数	256 ビット値	すべて 0	RAM の初期値を指定します。
INIT_3A ~ INIT_3F	16 進数	256 ビット値	すべて 0	RAM の初期値を指定します。
INIT_A	16 進数	36 ビット値	すべて 0	A 出力ポートの初期値を指定します。
INIT_B	16 進数	36 ビット値	すべて 0	B 出力ポートの初期値を指定します。
INITP_00 ~ INITP_07	16 進数	256 ビット値	すべて 0	パリティビットの初期値を指定します。
INVERT_CLK_DOA_REG	ブール代数	FALSE、TRUE	FALSE	A ポート出力レジスタのクロックを反転します。
INVERT_CLK_DOB_REG	ブール代数	FALSE、TRUE	FALSE	B ポート出力レジスタのクロックを反転します。
RAM_EXTENSION_A	文字列	"LOWER"、 "NONE"、 "UPPER"	"NONE"	カスケードする場合に上位アドレスにするか下位アドレスにするかを指定します。
RAM_EXTENSION_B	文字列	"LOWER"、 "NONE"、 "UPPER"	"NONE"	カスケードする場合に上位アドレスにするか下位アドレスにするかを指定します。
READ_WIDTH_A	整数	0、1、2、4、9、18、36	0	A 読み出しポートの幅を指定します。
READ_WIDTH_B	整数	0、1、2、4、9、18、36	0	B 読み出しポートの幅を指定します。


SIM_COLLISION_CHECK	文字列	"ALL"、 "WARNING_ONLY"、 "GENERATE_X_ONLY"、 "NONE"	"ALL"	<p>メモリの競合が発生した場合にシミュレーションの動作を変更できます。詳細は次のとおりです。</p> <ul style="list-style-type: none"> <li>・ "ALL"：警告メッセージが出力され、関連する出力およびメモリの値が不定 (X) になります。</li> <li>・ "WARNING_ONLY"：警告メッセージのみが出力され、関連する出力およびメモリの値はそのまま保持されます。</li> <li>・ "GENERATE_X_ONLY"：警告メッセージは出力されず、関連する出力およびメモリの値が不定 (X) になります。</li> <li>・ "NONE"：警告メッセージは出力されず、関連する出力およびメモリの値はそのまま保持されます。</li> </ul> <p><b>注記：</b> "ALL" 以外の値に設定すると、シミュレーション中にデザインの問題を認識できなくなるため、この値を変更する場合は注意が必要です。詳細は、『合成/シミュレーション デザイン ガイド』を参照してください。</p>
SRVAL_A	16 進数	36 ビット値	すべて 0	SSR をアサートした際の A ポート出力の値を指定します。
SRVAL_B	16 進数	36 ビット値	すべて 0	SSR をアサートした際の B ポート出力の値を指定します。
WRITE_MODE_A	文字列	"WRITE_FIRST"、 "READ_FIRST"、 "NO_CHANGE"	"WRITE_FIRST"	デュアル ポート RAMB16 のポート A (Sn) の書き込みモードを指定します。
WRITE_MODE_B	文字列	"WRITE_FIRST"、 "READ_FIRST"、 "NO_CHANGE"	"WRITE_FIRST"	デュアル ポート RAMB16 のポート B (Sn) の書き込みモードを指定します。
WRITE_WIDTH_A	整数	0、1、2、4、9、18、36	0	A 書き込みポートの幅を指定します。
WRITE_WIDTH_B	整数	0、1、2、4、9、18、36	0	B 書き込みポートの幅を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## RAMB32\_S64\_ECC

**プリミティブ : 512 Deep by 64-Bit Wide Synchronous, Two-Port Block RAM with Built-In Error Correction**



### 概要

縦に並ぶ 2 個のブロック RAM は、72 ビット幅 RAM の追加の 8 ビットを使用し、ビルトインのハミング誤り訂正を使用した 512 X 64 RAM としてコンフィギュレーションできます。この動作は自動的に行われます。書き込みで 8 個の保護ビットが生成され、これらのビットは読み出しでシングル エラーの訂正やダブル エラーの検出に使用されます。2 つのステータス出力で、誤りなし、シングル エラーの訂正、ダブル エラーの検出という 3 つの読み出し結果を表します。読み出しでは、メモリ アレイの誤りは訂正されず、DOUT に訂正されたデータが送信されるだけです。

誤り訂正符号 (ECC) コンフィギュレーション オプションは、ほぼすべてのブロック RAM ペアで使用できますが、Virtex®-4 PowerPC® ブロックのすぐ上またはすぐ下にあるブロック RAM は使用できません。

### ポートの説明

ポート名	方向	機能
DIN<63:0>	入力	データ入力バス
WRADDR<8:0>	入力	書き込みアドレス バス
RDADDR<8:0>	入力	読み出しアドレス バス
WREN	入力	ライト イネーブル。WREN = 1 の場合、データがメモリに書き込まれます。WREN = 0 の場合、書き込みはディスエーブルになります。
RDEN	入力	リード イネーブル。RDEN = 1 の場合、データがメモリから読み出されます。RDEN = 0 の場合、読み出しはディスエーブルになります。
SSR	入力	セット/リセット出力レジスタ (メモリの内容はセット/リセットしない)
WRCLK	入力	書き込みクロック
RDCLK	入力	読み出しクロック
DOUT<63:0>	出力	データ出力バス
STATUS<1:0>(1)	出力	誤りステータス バス

注記：ブロック RAM ECC ロジックにインプリメントされたハミング コードは、検出可能な誤りなし、DOUT でのシングルビット エラーの検出と訂正（メモリでは訂正されない）、ダブル ビット エラーの検出という 3 つの状態のうちいずれかを検出します。STATUS<1:0> は、これらの状態を表します。

STATUS[1:0]	機能
0	ビット誤りなし
1	シングルビット エラー。ブロック RAM ECC マクロは、シングル ビット エラーを検出し、自動的に訂正します。
10	ダブル ビット エラー。ブロック RAM ECC マクロは、ダブル ビット エラーを検出します。
11	不定状態。予測されないステータスです。誤りステータス バスを正しく機能させるには、データにシングル ビット エラーまたはダブル ビット エラー以外の誤りが含まれないようにする必要があります。

## デザインの入力方法

このエレメントは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
DO_REG	整数	0、1	0	A ポート上の出力レジスタ (オプション)
SIM_COLLISION_CHECK	文字列	"ALL"、"NONE"、 "WARNING_ONLY"、 "GENERATE_X_ONLY"	"ALL"	<p>メモリの競合が発生した場合のシミュレーションの動作を指定します。出力は次のようになります。</p> <ul style="list-style-type: none"> <li>・ "ALL"：警告メッセージが出力され、関連する出力およびメモリの値が不定 (X) になります。</li> <li>・ "WARNING_ONLY"：警告メッセージのみが出力され、関連する出力およびメモリの値はそのまま保持されます。</li> <li>・ "GENERATE_X_ONLY"：警告メッセージは出力されず、関連する出力およびメモリの値が不定 (X) になります。</li> <li>・ "NONE"：警告メッセージは出力されず、関連する出力およびメモリの値はそのまま保持されます。</li> </ul> <p>注記："ALL" 以外の値に設定すると、シミュレーション中にデザインの問題を認識できなくなるため、この値を変更する場合は注意が必要です。詳細は、『合成/シミュレーション デザイン ガイド』を参照してください。</p>

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## ROM128X1

プリミティブ : 128-Deep by 1-Wide ROM



X9731

### 概要

このデザイン エLEMENTは 128 ワード X 1 ビットの ROM です。データ出力 (O) には、7 ビットのアドレス (A6 ~ A0) で選択されたワードが出力されます。ROM は、コンフィギュレーションの際に INIT で指定された値に初期化されます。初期値は 32 桁の 16 進数で、ROM には最上位ビット A=FH から最下位ビット A=0H の順に書き込まれます。INIT を指定しないと、エラーが発生します。

### 論理表

入力				出力
I0	I1	I2	I3	O
0	0	0	0	INIT(0)
0	0	0	1	INIT(1)
0	0	1	0	INIT(2)
0	0	1	1	INIT(3)
0	1	0	0	INIT(4)
0	1	0	1	INIT(5)
0	1	1	0	INIT(6)
0	1	1	1	INIT(7)
1	0	0	0	INIT(8)
1	0	0	1	INIT(9)
1	0	1	0	INIT(10)
1	0	1	1	INIT(11)
1	1	0	0	INIT(12)
1	1	0	1	INIT(13)
1	1	1	0	INIT(14)
1	1	1	1	INIT(15)

### デザインの入力方法

このELEMENTは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	16 進数	128 ビット値	すべて 0	ROM の値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## ROM16X1

プリミティブ：16-Deep by 1-Wide ROM



### 概要

このデザイン エレメントは 16 ワード X 1 ビットの ROM です。データ出力 (O) には、4 ビットのアドレス (A3 ～ A0) で選択されたワードが出力されます。ROM は、コンフィギュレーションの際に INIT で指定された値に初期化されます。初期値は 4 桁の 16 進数で、ROM には最上位ビット A=FH から最下位ビット A=0H の順に書き込まれます。たとえば、INIT=10A7 と指定すると、「0001 0000 1010 0111」というデータストリームが生成されます。INIT を指定しないと、エラーが発生します。

### 論理表

入力				出力
I0	I1	I2	I3	O
0	0	0	0	INIT(0)
0	0	0	1	INIT(1)
0	0	1	0	INIT(2)
0	0	1	1	INIT(3)
0	1	0	0	INIT(4)
0	1	0	1	INIT(5)
0	1	1	0	INIT(6)
0	1	1	1	INIT(7)
1	0	0	0	INIT(8)
1	0	0	1	INIT(9)
1	0	1	0	INIT(10)
1	0	1	1	INIT(11)
1	1	0	0	INIT(12)
1	1	0	1	INIT(13)
1	1	1	0	INIT(14)
1	1	1	1	INIT(15)

### デザインの入力方法

このエレメントは、回路図で使用できます。



## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	16 進数	16 ビット値	すべて 0	ROM の値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## ROM256X1

プリミティブ : 256-Deep by 1-Wide ROM



### 概要

このデザイン エLEMENTは 256 ワード X 1 ビットの ROM です。データ出力 (O) には、8 ビットのアドレス (A7 ~ A0) で選択されたワードが出力されます。ROM は、コンフィギュレーションの際に INIT で指定された値に初期化されます。初期値は 64 桁の 16 進数で、ROM には最上位ビット A=FH から最下位ビット A=0H の順に書き込まれます。

INIT を指定しないと、エラーが発生します。

### 論理表

入力				出力
I0	I1	I2	I3	O
0	0	0	0	INIT(0)
0	0	0	1	INIT(1)
0	0	1	0	INIT(2)
0	0	1	1	INIT(3)
0	1	0	0	INIT(4)
0	1	0	1	INIT(5)
0	1	1	0	INIT(6)
0	1	1	1	INIT(7)
1	0	0	0	INIT(8)
1	0	0	1	INIT(9)
1	0	1	0	INIT(10)
1	0	1	1	INIT(11)
1	1	0	0	INIT(12)
1	1	0	1	INIT(13)
1	1	1	0	INIT(14)
1	1	1	1	INIT(15)

## デザインの入力方法

このエレメントは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	16 進数	256 ビット値	すべて 0	ROM の値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## ROM32X1

プリミティブ : 32-Deep by 1-Wide ROM



### 概要

このデザイン エLEMENTは 32 ワード X 1 ビットの ROM です。データ出力 (O) には、5 ビットのアドレス (A4 ~ A0) で選択されたワードが出力されます。ROM は、コンフィギュレーションの際に INIT で指定された値に初期化されます。初期値は 8 桁の 16 進数で、ROM には最上位ビット A=1FH から最下位ビット A=00H の順に書き込まれます。

たとえば INIT=10A78F39 と指定すると、「0001 0000 1010 0111 1000 1111 0011」というデータストリームが生成されます。INIT を指定しないと、エラーが発生します。

### 論理表

入力				出力
I0	I1	I2	I3	O
0	0	0	0	INIT(0)
0	0	0	1	INIT(1)
0	0	1	0	INIT(2)
0	0	1	1	INIT(3)
0	1	0	0	INIT(4)
0	1	0	1	INIT(5)
0	1	1	0	INIT(6)
0	1	1	1	INIT(7)
1	0	0	0	INIT(8)
1	0	0	1	INIT(9)
1	0	1	0	INIT(10)
1	0	1	1	INIT(11)
1	1	0	0	INIT(12)
1	1	0	1	INIT(13)
1	1	1	0	INIT(14)
1	1	1	1	INIT(15)

### デザインの入力方法

このELEMENTは、回路図で使用できます。

## 使用可能な属性


属性	タイプ	値	デフォルト	説明
INIT	16 進数	32 ビット値	すべて 0	ROM の値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## ROM64X1

プリミティブ：64-Deep by 1-Wide ROM



### 概要

このデザイン エLEMENTは 64 ワード X 1 ビットの ROM です。データ出力 (O) には、6 ビットのアドレス (A5 ～ A0) で選択されたワードが出力されます。ROM は、コンフィギュレーションの際に INIT で指定された値に初期化されます。初期値は 16 桁の 16 進数で、ROM には最上位ビット A=FH から最下位ビット A=0H の順に書き込まれます。INIT を指定しないと、エラーが発生します。

### 論理表

入力				出力
I0	I1	I2	I3	O
0	0	0	0	INIT(0)
0	0	0	1	INIT(1)
0	0	1	0	INIT(2)
0	0	1	1	INIT(3)
0	1	0	0	INIT(4)
0	1	0	1	INIT(5)
0	1	1	0	INIT(6)
0	1	1	1	INIT(7)
1	0	0	0	INIT(8)
1	0	0	1	INIT(9)
1	0	1	0	INIT(10)
1	0	1	1	INIT(11)
1	1	0	0	INIT(12)
1	1	0	1	INIT(13)
1	1	1	0	INIT(14)
1	1	1	1	INIT(15)

### デザインの入力方法

このELEMENTは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	16 進数	64 ビット値	すべて 0	ROM の値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## SOP3

### マクロ：3-Input Sum of Products



## 概要

このデザイン エLEMENTは 3 入力の積和 (SOP) マクロで、1 個の AND 出力と 1 個の直接入力を OR ゲートに入力することにより一般的なロジック ファンクションを提供します。反転入力と非反転入力をさまざまに組み合わせたものがあります。

## デザインの入力方法

このELEMENTは、回路図でのみ使用できます。


## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## SOP3B1A

マクロ：3-Input Sum of Products with One Inverted Input (Option A)



### 概要

このデザイン エLEMENTは 3 入力の積和 (SOP) マクロで、1 個の AND 出力と 1 個の直接入力を OR ゲートに入力することにより一般的なロジック ファンクションを提供します。反転入力と非反転入力をさまざまに組み合わせたものがあります。

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## SOP3B1B

マクロ : 3-Input Sum of Products with One Inverted Input (Option B)



### 概要

このデザイン エLEMENTは 3 入力の積和 (SOP) マクロで、1 個の AND 出力と 1 個の直接入力を OR ゲートに入力することにより一般的なロジック ファンクションを提供します。反転入力と非反転入力をさまざまに組み合わせたものがあります。

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## SOP3B2A

マクロ：3-Input Sum of Products with Two Inverted Inputs (Option A)



### 概要

このデザイン エLEMENTは 3 入力の積和 (SOP) マクロで、1 個の AND 出力と 1 個の直接入力を OR ゲートに入力することにより一般的なロジック ファンクションを提供します。反転入力と非反転入力をさまざまに組み合わせたものがあります。

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## SOP3B2B

マクロ : 3-Input Sum of Products with Two Inverted Inputs (Option B)



### 概要

このデザイン エLEMENTは 3 入力の積和 (SOP) マクロで、1 個の AND 出力と 1 個の直接入力を OR ゲートに入力することにより一般的なロジック ファンクションを提供します。反転入力と非反転入力をさまざまに組み合わせたものがあります。

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## SOP3B3

マクロ : 3-Input Sum of Products with Inverted Inputs



### 概要

このデザイン エLEMENTは 3 入力の積和 (SOP) マクロで、1 個の AND 出力と 1 個の直接入力を OR ゲートに入力することにより一般的なロジック ファンクションを提供します。反転入力と非反転入力をさまざまに組み合わせたものがあります。

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## SOP4

### マクロ：4-Input Sum of Products



## 概要

このデザイン エLEMENTは 4 入力の積和 (SOP) マクロで、2 個の AND 出力を OR ゲートに入力することにより一般的なロジック ファンクションを提供します。反転入力と非反転入力をさまざまに組み合わせたものがあります。

## デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## SOP4B1

マクロ：4-Input Sum of Products with One Inverted Input



### 概要

このデザイン エLEMENTは 4 入力の積和 (SOP) マクロで、2 個の AND 出力を OR ゲートに入力することにより一般的なロジック ファンクションを提供します。反転入力と非反転入力をさまざまに組み合わせたものがあります。

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## SOP4B2A

マクロ : 4-Input Sum of Products with Two Inverted Inputs (Option A)



### 概要

このデザイン エLEMENTは 4 入力の積和 (SOP) マクロで、2 個の AND 出力を OR ゲートに入力することにより一般的なロジック ファンクションを提供します。反転入力と非反転入力をさまざまに組み合わせたものがあります。

### デザインの入力方法

このELEMENTは、回路図でのみ使用できます。


### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)



## SOP4B2B

マクロ：4-Input Sum of Products with Two Inverted Inputs (Option B)



### 概要

このデザイン エLEMENTは 4 入力の積和 (SOP) マクロで、2 個の AND 出力を OR ゲートに入力することにより一般的なロジック ファンクションを提供します。反転入力と非反転入力をさまざまに組み合わせたものがあります。

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## SOP4B3

### マクロ：4-Input Sum of Products with Three Inverted Inputs



### 概要

このデザイン エLEMENTは 4 入力の積和 (SOP) マクロで、2 個の AND 出力を OR ゲートに入力することにより一般的なロジック ファンクションを提供します。反転入力と非反転入力をさまざまに組み合わせたものがあります。

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## SOP4B4

マクロ：4-Input Sum of Products with Inverted Inputs



### 概要

このデザイン エLEMENTは 4 入力の積和 (SOP) マクロで、2 個の AND 出力を OR ゲートに入力することにより一般的なロジック ファンクションを提供します。反転入力と非反転入力をさまざまに組み合わせたものがあります。

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## SR16CE

**マクロ : 16-Bit Serial-In Parallel-Out Shift Register with Clock Enable and Asynchronous Clear**



### 概要

このデザイン エレメントはシフトレジスタで、シフト レフト シリアル入力 (SLI)、パラレル出力 (Q)、クロック イネーブル (CE)、非同期クリア入力 (CLR) があります。CLR 入力が高レベルになると、ほかのすべての入力は無視され、出力 (Q) が Low にリセットされます。CE が High で CLR が Low の場合、クロック (C) が Low から High に切り替わるたびに SLI 入力の値がシフトレジスタの第 1 ビットにロードされ、Q0 に出力されます。次にクロックが Low から High に切り替わるたびに CE が High で CLR が Low の場合、値が次の高位ビットの位置にシフトされ、新しい値が Q0 にロードされます (SLI → Q0、Q0 → Q1、Q1 → Q2 など)。CE が Low の場合は、クロック遷移は無視されます。

最後の Q 出力を次の段の SLI 入力に接続し、クロック、CE、CLR を並列に接続すると、複数のレジスタをカスケード接続できます。

電力を供給すると、レジスタは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力				出力	
CLR	CE	SLI	C	Q0	Qz:Q1
1	X	X	X	0	0
0	0	X	X	変化なし	変化なし
0	1	SLI	↑	SLI	qn-1

z = ビット幅 - 1

qn-1 = アクティブなクロック エッジの 1 セットアップ タイム前の対応する出力の値

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## SR16CLE

**マクロ：16-Bit Loadable Serial/Parallel-In Parallel-Out Shift Register with Clock Enable and Asynchronous Clear**



### 概要

このデザイン エLEMENTはシフトレジスタで、シフトレフトシリアル入力 (SLI)、パラレル入力 (D)、パラレル出力 (Q) に加え、クロックイネーブル (CE)、ロードイネーブル (L)、非同期クリア (CLR) の3つの制御入力があります。LとCEがLowの場合、クロック遷移は無視されます。CLRがHighになると、ほかのすべての入力は無視され、出力 (Q) がLowにリセットされます。LがHighでCLRがLowの場合、クロック (C) がLowからHighに切り替わる時に、Dn ~ D0 入力の値が対応する Qn ~ Q0 ビットにロードされます。

CEがHighでLおよびCLRがLowの場合、CがLowからHighに切り替わる時に、SLI 入力の値がシフトレジスタの第1ビットにロードされ、Q0に出力されます。次のクロック遷移でCEがHigh、LとCLRがLowの場合、値が次の高位ビットの位置にシフトされ、新しい値がQ0にロードされます (SLI → Q0、Q0 → Q1、Q1 → Q2 など)。

最後のQ出力を次の段のSLI入力に接続し、クロック、CE、L、CLRを並列に接続すると、複数のレジスタをカスケード接続できます。

電力を供給すると、レジスタは非同期にクリアされ、出力がLowになります。FPGAでは、グローバルセット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSRのデフォルトはアクティブHighですが、STARTUP\_architecture シンボルのGSR入力の前にインバーターを追加するとアクティブLowにできます。

### 論理表

入力						出力	
CLR	L	CE	SLI	Dn:D0	C	Q0	Qz:Q1
1	X	X	X	X	X	0	0
0	1	X	X	Dn:D0	↑	D0	Dn
0	0	1	SLI	X	↑	SLI	qn-1
0	0	0	X	X	X	変化なし	変化なし
z = ビット幅 -1							
qn-1 = アクティブなクロック エッジの1セットアップタイム前の対応する出力の値							

## デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## SR16CLED

### マクロ：16-Bit Shift Register with Clock Enable and Asynchronous Clear



### 概要

このデザイン エLEMENTはシフトレジスタで、シフトレフトシリアル入力 (SLI)、シフトライトシリアル入力 (SRI)、パラレル入力 (D)、パラレル出力 (Q) に加え、クロック イネーブル (CE)、ロード イネーブル (L)、シフトレフト/ライト (LEFT)、非同期クリア (CLR) の 4 つの制御入力があります。CE と L が Low の場合、クロック遷移は無視されます。CLR が High になると、ほかのすべての入力は無視され、出力 (Q) が Low にリセットされます。

L が High で CLR が Low の場合、クロック (C) が Low から High に切り替わる時に、D 入力の値が対応する Q ビットにロードされます。CE が High で L および CLR が Low の場合、LEFT 入力の値に応じて、レジスタの値は高位ビットまたは下位ビットにシフトされます。LEFT が High の場合は、クロックが Low から High に切り替わる時に SLI の値が Q0 にロードされ、次の Low から High へのクロック遷移で高位ビットにシフトされます (Q0 → Q1、Q1 → Q2 など)。LEFT が Low の場合は、クロックが Low から High に切り替わる時に SRI の値が最後の Q にロードされ、次のクロック遷移で右方向にシフトされます。論理表にすべての入力条件に対する Q 出力の値を示します。

電力を供給すると、レジスタは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力								出力		
CLR	L	CE	LEFT	SLI	SRI	D15:D0	C	Q0	Q15	Q14:Q1
1	X	X	X	X	X	X	X	0	0	0
0	1	X	X	X	X	D15:D0	↑	D0	D15	Dn
0	0	0	X	X	X	X	X	変化なし	変化なし	変化なし
0	0	1	1	SLI	X	X	↑	SLI	q14	qn-1
0	0	1	0	X	SRI	X	↑	q1	SRI	qn+1
qn-1 または qn+1 = アクティブなクロック エッジの 1 セットアップ タイム前の対応する出力の値										

### デザインの入力方法

このELEMENTは、回路図でのみ使用できます。


## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## SR16RE

**マクロ：16-Bit Serial-In Parallel-Out Shift Register with Clock Enable and Synchronous Reset**



### 概要

このデザイン エLEMENTはシフトレジスタで、シフトレフトシリアル入力 (SLI)、パラレル出力 (Qn)、クロック イネーブル (CE)、同期リセット入力 (R) があります。R 入力が高レベルになると、ほかのすべての入力は無視され、クロック (C) が Low から High に切り替わるときに出力 (Q) が Low にリセットされます。

CE が High で R が Low の場合、クロック (C) が Low から High に切り替わるときに SLI の値がシフトレジスタの第 1 ビットにロードされ、Q0 に出力されます。次にクロックが Low から High に切り替わるときに CE が High で R が Low の場合、値が次の高位ビットの位置にシフトされ、新しい値が Q0 にロードされます (SLI → Q0、Q0 → Q1、Q1 → Q2 など)。CE が Low の場合は、クロック遷移は無視されます。

最後の Q 出力を次の段の SLI 入力に接続し、クロック、CE、R を並列に接続すると、複数のレジスタをカスケード接続できます。

電力を供給すると、レジスタは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力				出力	
R	CE	SLI	C	Q0	Qz:Q1
1	X	X	↑	0	0
0	0	X	X	変化なし	変化なし
0	1	SLI	↑	SLI	qn-1
z = ビット幅 -1					
qn-1 = アクティブなクロック エッジの 1 セットアップ タイム前の対応する出力の値					

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## SR16RLE

**マクロ : 16-Bit Loadable Serial/Parallel-In Parallel-Out Shift Register with Clock Enable and Synchronous Reset**



### 概要

このデザイン エレメントはシフトレジスタで、シフト レフト シリアル入力 (SLI)、パラレル入力 (D)、パラレル出力 (Q) に加え、クロック イネーブル (CE)、ロード イネーブル (L)、同期リセット (R) の 3 つの制御入力があります。L と CE が Low の場合、クロック遷移は無視されます。R が High になると、ほかのすべての入力は無視され、クロック (C) が Low から High に切り替わるときに Q が Low にリセットされます。L が High で R が Low の場合、C が Low から High に切り替わるたびに、D 入力の値が対応する Q ビットにロードされます。

CE が High で L および R が Low の場合は、C が Low から High に切り替わるたびに SLI 入力の値がシフトレジスタの第 1 ビットにロードされ、Q0 に出力されます。次のクロック遷移で CE が High、L と R が Low の場合、シフトレジスタの値は次の高位ビットにシフトされ、新しい値が Q0 にロードされます。

最後の Q 出力を次の段の SLI 入力に接続し、クロック、CE、L、R を並列に接続すると、複数のレジスタをカスケード接続できます。

電力を供給すると、レジスタは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力						出力	
R	L	CE	SLI	Dz:D0	C	Q0	Qz:Q1
1	X	X	X	X	↑	0	0
0	1	X	X	Dz:D0	↑	D0	Dn
0	0	1	SLI	X	↑	SLI	qn-1
0	0	0	X	X	X	変化なし	変化なし
z = ビット幅 -1							
qn-1 = アクティブなクロック エッジの 1 セットアップ タイム前の対応する出力の値							

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## SR16RLED

### マクロ : 16-Bit Shift Register with Clock Enable and Synchronous Reset



### 概要

このデザイン エレメントはシフトレジスタで、シフトレフトシリアル入力 (SLI)、シフトライトシリアル入力 (SRI)、パラレル入力 (D)、パラレル出力 (Q) に加え、クロック イネーブル (CE)、ロード イネーブル (L)、シフトレフト/ライト (LEFT)、同期リセット (R) の 4 つの制御入力があります。CE と L が Low の場合、クロック遷移は無視されます。R が High になると、ほかのすべての入力は無視され、クロック (C) が Low から High に切り替わるときに Q が Low にリセットされます。L が High で R が Low の場合、C が Low から High に切り替わるときに、D 入力の値が対応する Q ビットにロードされます。

CE が High で L および R が Low の場合、LEFT 入力の値に応じて、レジスタの値は高位ビットまたは下位ビットにシフトされます。LEFT が High の場合は、クロックが Low から High に切り替わるときに SLI の値が Q0 にロードされ、次の Low から High へのクロック遷移で高位ビットにシフトされます (Q0 → Q1、Q1 → Q2 など)。LEFT が Low の場合は、クロックが Low から High に切り替わるときに SRI の値が最後の Q にロードされ、次のクロック遷移で右方向にシフトされます。論理表にすべての入力条件に対する Q 出力の値を示します。

電力を供給すると、レジスタは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力								出力		
R	L	CE	LEFT	SLI	SRI	D15:D0	C	Q0	Q15	Q14:Q1
1	X	X	X	X	X	X	↑	0	0	0
0	1	X	X	X	X	D15:D0	↓	D0	D15	Dn
0	0	0	X	X	X	X	X	変化なし	変化なし	変化なし
0	0	1	1	SLI	X	X	↑	SLI	q14	qn-1
0	0	1	0	X	SRI	X	↓	q1	SRI	qn+1
qn-1 または qn+1 = アクティブなクロック エッジの 1 セットアップ タイム前の対応する出力の値										

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## SR4CE

マクロ : 4-Bit Serial-In Parallel-Out Shift Register with Clock Enable and Asynchronous Clear



### 概要

このデザイン エレメントはシフトレジスタで、シフト レフト シリアル入力 (SLI)、パラレル出力 (Q)、クロック イネーブル (CE)、非同期クリア入力 (CLR) があります。CLR 入力が高レベルになると、ほかのすべての入力は無視され、出力 (Q) が Low にリセットされます。CE が High で CLR が Low の場合、クロック (C) が Low から High に切り替わるたびに SLI 入力の値がシフトレジスタの第 1 ビットにロードされ、Q0 に出力されます。次にクロックが Low から High に切り替わるたびに CE が High で CLR が Low の場合、値が次の高位ビットの位置にシフトされ、新しい値が Q0 にロードされます (SLI → Q0、Q0 → Q1、Q1 → Q2 など)。CE が Low の場合は、クロック遷移は無視されます。

最後の Q 出力を次の段の SLI 入力に接続し、クロック、CE、CLR を並列に接続すると、複数のレジスタをカスケード接続できます。

電力を供給すると、レジスタは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力				出力	
CLR	CE	SLI	C	Q0	Qz:Q1
1	X	X	X	0	0
0	0	X	X	変化なし	変化なし
0	1	SLI	↑	SLI	qn-1
z = ビット幅 - 1					
qn-1 = アクティブなクロック エッジの 1 セットアップ タイム前の対応する出力の値					

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## SR4CLE

**マクロ：4-Bit Loadable Serial/Parallel-In Parallel-Out Shift Register with Clock Enable and Asynchronous Clear**



### 概要

このデザイン エLEMENTはシフトレジスタで、シフトレフトシリアル入力 (SLI)、パラレル入力 (D)、パラレル出力 (Q) に加え、クロック イネーブル (CE)、ロード イネーブル (L)、非同期クリア (CLR) の 3 つの制御入力があります。L と CE が Low の場合、クロック遷移は無視されます。CLR が High になると、ほかのすべての入力は無視され、出力 (Q) が Low にリセットされます。L が High で CLR が Low の場合、クロック (C) が Low から High に切り替わるときに、Dn ~ D0 入力の値が対応する Qn ~ Q0 ビットにロードされます。

CE が High で L および CLR が Low の場合、C が Low から High に切り替わるときに、SLI 入力の値がシフトレジスタの第 1 ビットにロードされ、Q0 に出力されます。次のクロック遷移で CE が High、L と CLR が Low の場合、値が次の高位ビットの位置にシフトされ、新しい値が Q0 にロードされます (SLI → Q0、Q0 → Q1、Q1 → Q2 など)。

最後の Q 出力を次の段の SLI 入力に接続し、クロック、CE、L、CLR を並列に接続すると、複数のレジスタをカスケード接続できます。

電力を供給すると、レジスタは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力						出力	
CLR	L	CE	SLI	Dn:D0	C	Q0	Qz:Q1
1	X	X	X	X	X	0	0
0	1	X	X	Dn:D0	↑	D0	Dn
0	0	1	SLI	X	↑	SLI	qn-1
0	0	0	X	X	X	変化なし	変化なし
z = ビット幅 -1							
qn-1 = アクティブなクロック エッジの 1 セットアップ タイム前の対応する出力の値							

## デザインの入力方法

このELEMENTは、回路図でのみ使用できます。


### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## SR4CLED

マクロ：4-Bit Shift Register with Clock Enable and Asynchronous Clear



### 概要

このデザイン エLEMENTはシフトレジスタで、シフトレフトシリアル入力 (SLI)、シフトライトシリアル入力 (SRI)、パラレル入力 (D)、パラレル出力 (Q) に加え、クロック イネーブル (CE)、ロード イネーブル (L)、シフトレフト/ライト (LEFT)、非同期クリア (CLR) の 4 つの制御入力があります。CE と L が Low の場合、クロック遷移は無視されます。CLR が High になると、ほかのすべての入力は無視され、出力 (Q) が Low にリセットされます。

L が High で CLR が Low の場合、クロック (C) が Low から High に切り替わる時に、D 入力の値が対応する Q ビットにロードされます。CE が High で L および CLR が Low の場合、LEFT 入力の値に応じて、レジスタの値は高位ビットまたは下位ビットにシフトされます。LEFT が High の場合は、クロックが Low から High に切り替わる時に SLI の値が Q0 にロードされ、次の Low から High へのクロック遷移で高位ビットにシフトされます (Q0 → Q1、Q1 → Q2 など)。LEFT が Low の場合は、クロックが Low から High に切り替わる時に SRI の値が最後の Q にロードされ、次のクロック遷移で右方向にシフトされます。論理表にすべての入力条件に対する Q 出力の値を示します。

電力を供給すると、レジスタは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力								出力		
CLR	L	CE	LEFT	SLI	SRI	D3:D0	C	Q0	Q3	Q2:Q1
1	X	X	X	X	X	X	X	0	0	0
0	1	X	X	X	X	D3:D0	↑	D0	D3	Dn
0	0	0	X	X	X	X	X	変化なし	変化なし	変化なし
0	0	1	1	SLI	X	X	↑	SLI	q2	qn-1
0	0	1	0	X	SRI	X	↑	q1	SRI	qn+1
qn-1 および qn+1 = アクティブなクロック エッジの 1 セットアップ タイム前の対応する出力の値										

## デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## SR4RE

マクロ：4-Bit Serial-In Parallel-Out Shift Register with Clock Enable and Synchronous Reset



### 概要

このデザイン エLEMENTはシフトレジスタで、シフトレフトシリアル入力 (SLI)、パラレル出力 (Qn)、クロック イネーブル (CE)、同期リセット入力 (R) があります。R 入力が高レベルになると、ほかのすべての入力は無視され、クロック (C) が Low から High に切り替わるときに出力 (Q) が Low にリセットされます。

CE が High で R が Low の場合、クロック (C) が Low から High に切り替わるときに SLI の値がシフトレジスタの第 1 ビットにロードされ、Q0 に出力されます。次にクロックが Low から High に切り替わるときに CE が High で R が Low の場合、値が次の高位ビットの位置にシフトされ、新しい値が Q0 にロードされます (SLI → Q0、Q0 → Q1、Q1 → Q2 など)。CE が Low の場合は、クロック遷移は無視されます。

最後の Q 出力を次の段の SLI 入力に接続し、クロック、CE、R を並列に接続すると、複数のレジスタをカスケード接続できます。

電力を供給すると、レジスタは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力				出力	
R	CE	SLI	C	Q0	Qz:Q1
1	X	X	↑	0	0
0	0	X	X	変化なし	変化なし
0	1	SLI	↑	SLI	qn-1
z = ビット幅 -1					
qn-1 = アクティブなクロック エッジの 1 セットアップ タイム前の対応する出力の値					

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## SR4RLE

**マクロ：4-Bit Loadable Serial/Parallel-In Parallel-Out Shift Register with Clock Enable and Synchronous Reset**



### 概要

このデザイン エLEMENTはシフトレジスタで、シフト レフト シリアル入力 (SLI)、パラレル入力 (D)、パラレル出力 (Q) に加え、クロック イネーブル (CE)、ロード イネーブル (L)、同期リセット (R) の 3 つの制御入力があります。L と CE が Low の場合、クロック遷移は無視されます。R が High になると、ほかのすべての入力は無視され、クロック (C) が Low から High に切り替わる時に Q が Low にリセットされます。L が High で R が Low の場合、C が Low から High に切り替わる時に、D 入力の値が対応する Q ビットにロードされます。

CE が High で L および R が Low の場合は、C が Low から High に切り替わる時に SLI 入力の値がシフトレジスタの第 1 ビットにロードされ、Q0 に出力されます。次のクロック遷移で CE が High、L と R が Low の場合、シフトレジスタの値は次の高位ビットにシフトされ、新しい値が Q0 にロードされます。

最後の Q 出力を次の段の SLI 入力に接続し、クロック、CE、L、R を並列に接続すると、複数のレジスタをカスケード接続できます。

電力を供給すると、レジスタは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力						出力	
R	L	CE	SLI	Dz:D0	C	Q0	Qz:Q1
1	X	X	X	X	↑	0	0
0	1	X	X	Dz:D0	↑	D0	Dn
0	0	1	SLI	X	↑	SLI	qn-1
0	0	0	X	X	X	変化なし	変化なし
z = ビット幅 -1							
qn-1 = アクティブなクロック エッジの 1 セットアップ タイム前の対応する出力の値							

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## SR4RLED

### マクロ : 4-Bit Shift Register with Clock Enable and Synchronous Reset



## 概要

このデザイン エレメントはシフトレジスタで、シフトレフトシリアル入力 (SLI)、シフトライトシリアル入力 (SRI)、パラレル入力 (D)、パラレル出力 (Q) に加え、クロック イネーブル (CE)、ロード イネーブル (L)、シフトレフト/ライト (LEFT)、同期リセット (R) の 4 つの制御入力があります。CE と L が Low の場合、クロック遷移は無視されます。R が High になると、ほかのすべての入力は無視され、クロック (C) が Low から High に切り替わるときに Q が Low にリセットされます。L が High で R が Low の場合、C が Low から High に切り替わるときに、D 入力の値が対応する Q ビットにロードされます。

CE が High で L および R が Low の場合、LEFT 入力の値に応じて、レジスタの値は高位ビットまたは下位ビットにシフトされます。LEFT が High の場合は、クロックが Low から High に切り替わるときに SLI の値が Q0 にロードされ、次の Low から High へのクロック遷移で高位ビットにシフトされます (Q0 → Q1、Q1 → Q2 など)。LEFT が Low の場合は、クロックが Low から High に切り替わるときに SRI の値が最後の Q にロードされ、次のクロック遷移で右方向にシフトされます。論理表にすべての入力条件に対する Q 出力の値を示します。

電力を供給すると、レジスタは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力								出力		
R	L	CE	LEFT	SLI	SRI	D3:D0	C	Q0	Q3	Q2:Q1
1	X	X	X	X	X	X	↑	0	0	0
0	1	X	X	X	X	D3:D0	↑	D0	D3	Dn
0	0	0	X	X	X	X	X	変化なし	変化なし	変化なし
0	0	1	1	SLI	X	X	↑	SLI	q2	qn-1
0	0	1	0	X	SRI	X	↑	q1	SRI	qn+1
qn-1 または qn+1 = アクティブなクロック エッジの 1 セットアップ タイム前の対応する出力の値										

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## SR8CE

**マクロ : 8-Bit Serial-In Parallel-Out Shift Register with Clock Enable and Asynchronous Clear**



### 概要

このデザイン エレメントはシフトレジスタで、シフト レフト シリアル入力 (SLI)、パラレル出力 (Q)、クロック イネーブル (CE)、非同期クリア入力 (CLR) があります。CLR 入力が高になると、ほかのすべての入力は無視され、出力 (Q) が Low にリセットされます。CE が High で CLR が Low の場合、クロック (C) が Low から High に切り替わるたびに SLI 入力の値がシフトレジスタの第 1 ビットにロードされ、Q0 に出力されます。次にクロックが Low から High に切り替わるたびに CE が High で CLR が Low の場合、値が次の高位ビットの位置にシフトされ、新しい値が Q0 にロードされます (SLI → Q0、Q0 → Q1、Q1 → Q2 など)。CE が Low の場合は、クロック遷移は無視されます。

最後の Q 出力を次の段の SLI 入力に接続し、クロック、CE、CLR を並列に接続すると、複数のレジスタをカスケード接続できます。

電力を供給すると、レジスタは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力				出力	
CLR	CE	SLI	C	Q0	Qz:Q1
1	X	X	X	0	0
0	0	X	X	変化なし	変化なし
0	1	SLI	↑	SLI	qn-1

z = ビット幅 - 1

qn-1 = アクティブなクロック エッジの 1 セットアップ タイム前の対応する出力の値

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。


### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)



## SR8CLE

**マクロ：8-Bit Loadable Serial/Parallel-In Parallel-Out Shift Register with Clock Enable and Asynchronous Clear**



### 概要

このデザイン エLEMENTはシフトレジスタで、シフトレフトシリアル入力 (SLI)、パラレル入力 (D)、パラレル出力 (Q) に加え、クロックイネーブル (CE)、ロードイネーブル (L)、非同期クリア (CLR) の3つの制御入力があります。LとCEがLowの場合、クロック遷移は無視されます。CLRがHighになると、ほかのすべての入力は無視され、出力 (Q) がLowにリセットされます。LがHighでCLRがLowの場合、クロック (C) がLowからHighに切り替わるときに、Dn ~ D0 入力の値が対応する Qn ~ Q0 ビットにロードされます。

CEがHighでLおよびCLRがLowの場合、CがLowからHighに切り替わるときに、SLI 入力の値がシフトレジスタの第1ビットにロードされ、Q0 に出力されます。次のクロック遷移でCEがHigh、LとCLRがLowの場合、値が次の高位ビットの位置にシフトされ、新しい値がQ0にロードされます (SLI → Q0、Q0 → Q1、Q1 → Q2 など)。

最後のQ出力を次の段のSLI入力に接続し、クロック、CE、L、CLRを並列に接続すると、複数のレジスタをカスケード接続できます。

電力を供給すると、レジスタは非同期にクリアされ、出力がLowになります。FPGAでは、グローバルセット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSRのデフォルトはアクティブHighですが、STARTUP\_architecture シンボルのGSR入力の前にインバーターを追加するとアクティブLowにできます。

### 論理表

入力						出力	
CLR	L	CE	SLI	Dn:D0	C	Q0	Qz:Q1
1	X	X	X	X	X	0	0
0	1	X	X	Dn:D0	↑	D0	Dn
0	0	1	SLI	X	↑	SLI	qn-1
0	0	0	X	X	X	変化なし	変化なし
z = ビット幅 -1							
qn-1 = アクティブなクロック エッジの1セットアップタイム前の対応する出力の値							

## デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## SR8CLED

### マクロ : 8-Bit Shift Register with Clock Enable and Asynchronous Clear



## 概要

このデザイン エLEMENTはシフトレジスタで、シフトレフトシリアル入力 (SLI)、シフトライトシリアル入力 (SRI)、パラレル入力 (D)、パラレル出力 (Q) に加え、クロック イネーブル (CE)、ロード イネーブル (L)、シフトレフト/ライト (LEFT)、非同期クリア (CLR) の 4 つの制御入力があります。CE と L が Low の場合、クロック遷移は無視されます。CLR が High になると、ほかのすべての入力は無視され、出力 (Q) が Low にリセットされます。

L が High で CLR が Low の場合、クロック (C) が Low から High に切り替わる時に、D 入力の値が対応する Q ビットにロードされます。CE が High で L および CLR が Low の場合、LEFT 入力の値に応じて、レジスタの値は高位ビットまたは下位ビットにシフトされます。LEFT が High の場合は、クロックが Low から High に切り替わる時に SLI の値が Q0 にロードされ、次の Low から High へのクロック遷移で高位ビットにシフトされます (Q0 → Q1、Q1 → Q2 など)。LEFT が Low の場合は、クロックが Low から High に切り替わる時に SRI の値が最後の Q にロードされ、次のクロック遷移で右方向にシフトされます。論理表にすべての入力条件に対する Q 出力の値を示します。

電力を供給すると、レジスタは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

## 論理表

入力								出力		
CLR	L	CE	LEFT	SLI	SRI	D7:D0	C	Q0	Q7	Q6:Q1
1	X	X	X	X	X	X	X	0	0	0
0	1	X	X	X	X	D7:D0	↑	D0	D7	Dn
0	0	0	X	X	X	X	X	変化なし	変化なし	変化なし
0	0	1	1	SLI	X	X	↑	SLI	q6	qn-1
0	0	1	0	X	SRI	X	↑	q1	SRI	qn+1
qn-1 または qn+1 = アクティブなクロック エッジの 1 セットアップ タイム前の対応する出力の値										

## デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## SR8RE

**マクロ：8-Bit Serial-In Parallel-Out Shift Register with Clock Enable and Synchronous Reset**



### 概要

このデザイン エLEMENTはシフトレジスタで、シフトレフトシリアル入力 (SLI)、パラレル出力 (Qn)、クロック イネーブル (CE)、同期リセット入力 (R) があります。R 入力が高レベルになると、ほかのすべての入力は無視され、クロック (C) が Low から High に切り替わる時に出力 (Q) が Low にリセットされます。

CE が High で R が Low の場合、クロック (C) が Low から High に切り替わる時に SLI の値がシフトレジスタの第 1 ビットにロードされ、Q0 に出力されます。次にクロックが Low から High に切り替わる時に CE が High で R が Low の場合、値が次の高位ビットの位置にシフトされ、新しい値が Q0 にロードされます (SLI → Q0、Q0 → Q1、Q1 → Q2 など)。CE が Low の場合は、クロック遷移は無視されます。

最後の Q 出力を次の段の SLI 入力に接続し、クロック、CE、R を並列に接続すると、複数のレジスタをカスケード接続できます。

電力を供給すると、レジスタは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力				出力	
R	CE	SLI	C	Q0	Qz:Q1
1	X	X	↑	0	0
0	0	X	X	変化なし	変化なし
0	1	SLI	↑	SLI	qn-1
z = ビット幅 -1					
qn-1 = アクティブなクロック エッジの 1 セットアップ タイム前の対応する出力の値					

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## SR8RLE

**マクロ : 8-Bit Loadable Serial/Parallel-In Parallel-Out Shift Register with Clock Enable and Synchronous Reset**



### 概要

このデザイン エレメントはシフトレジスタで、シフト レフト シリアル入力 (SLI)、パラレル入力 (D)、パラレル出力 (Q) に加え、クロック イネーブル (CE)、ロード イネーブル (L)、同期リセット (R) の 3 つの制御入力があります。L と CE が Low の場合、クロック遷移は無視されます。R が High になると、ほかのすべての入力は無視され、クロック (C) が Low から High に切り替わるときに Q が Low にリセットされます。L が High で R が Low の場合、C が Low から High に切り替わるたびに、D 入力の値が対応する Q ビットにロードされます。

CE が High で L および R が Low の場合は、C が Low から High に切り替わるたびに SLI 入力の値がシフトレジスタの第 1 ビットにロードされ、Q0 に出力されます。次のクロック遷移で CE が High、L と R が Low の場合、シフトレジスタの値は次の高位ビットにシフトされ、新しい値が Q0 にロードされます。

最後の Q 出力を次の段の SLI 入力に接続し、クロック、CE、L、R を並列に接続すると、複数のレジスタをカスケード接続できます。

電力を供給すると、レジスタは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力						出力	
R	L	CE	SLI	Dz:D0	C	Q0	Qz:Q1
1	X	X	X	X	↑	0	0
0	1	X	X	Dz:D0	↑	D0	Dn
0	0	1	SLI	X	↑	SLI	qn-1
0	0	0	X	X	X	変化なし	変化なし
z = ビット幅 -1							
qn-1 = アクティブなクロック エッジの 1 セットアップ タイム前の対応する出力の値							

## デザインの入力方法


このエレメントは、回路図でのみ使用できます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## SR8RLED

マクロ : 8-Bit Shift Register with Clock Enable and Synchronous Reset



### 概要

このデザイン エレメントはシフトレジスタで、シフトレフトシリアル入力 (SLI)、シフトライトシリアル入力 (SRI)、パラレル入力 (D)、パラレル出力 (Q) に加え、クロック イネーブル (CE)、ロード イネーブル (L)、シフトレフト/ライト (LEFT)、同期リセット (R) の 4 つの制御入力があります。CE と L が Low の場合、クロック遷移は無視されます。R が High になると、ほかのすべての入力は無視され、クロック (C) が Low から High に切り替わるときに Q が Low にリセットされます。L が High で R が Low の場合、C が Low から High に切り替わるときに、D 入力の値が対応する Q ビットにロードされます。

CE が High で L および R が Low の場合、LEFT 入力の値に応じて、レジスタの値は高位ビットまたは下位ビットにシフトされます。LEFT が High の場合は、クロックが Low から High に切り替わるときに SLI の値が Q0 にロードされ、次の Low から High へのクロック遷移で高位ビットにシフトされます (Q0 → Q1、Q1 → Q2 など)。LEFT が Low の場合は、クロックが Low から High に切り替わるときに SRI の値が最後の Q にロードされ、次のクロック遷移で右方向にシフトされます。論理表にすべての入力条件に対する Q 出力の値を示します。

電力を供給すると、レジスタは非同期にクリアされ、出力が Low になります。FPGA では、グローバル セット/リセット (GSR) をアクティブにすると、電源投入時の状態をシミュレーションできます。GSR のデフォルトはアクティブ High ですが、STARTUP\_architecture シンボルの GSR 入力の前にインバーターを追加するとアクティブ Low にできます。

### 論理表

入力								出力		
R	L	CE	LEFT	SLI	SRI	D7:D0	C	Q0	Q7	Q6:Q1
1	X	X	X	X	X	X	↑	0	0	0
0	1	X	X	X	X	D7:D0	↓	D0	D7	Dn
0	0	0	X	X	X	X	X	変化なし	変化なし	変化なし
0	0	1	1	SLI	X	X	↑	SLI	q6	qn-1
0	0	1	0	X	SRI	X	↓	q1	SRI	qn+1
qn-1 または qn+1 = アクティブなクロック エッジの 1 セットアップ タイム前の対応する出力の値										

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。




## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## SRL16

### プリミティブ：16-Bit Shift Register Look-Up Table (LUT)



## 概要

このデザイン エレメントは、シフトレジスタ ルックアップ テーブル (LUT) です。シフトレジスタの長さは、入力 A3、A2、A1、A0 の値によって決定されます。

シフトレジスタの長さは、固定することも、変動させることもできます。

- ・ **固定長のシフトレジスタを作成するには：** 入力 A3 ～ A0 の値を一定にします。シフトレジスタは 1 ～ 16 ビットの長さに設定できます。アドレス入力の値によるシフトレジスタの長さは、長さ = (8 x A3) + (4 x A2) + (2 x A1) + A0 + 1 という式で算出できます。A3、A2、A1、A0 がすべて 0 の場合 (0000) はシフトレジスタの長さは 1 ビットになり、すべて 1 の場合 (1111) は 16 ビットになります。
- ・ **シフトレジスタ長を動的に変化させるには：** 入力 A3 ～ A0 の値を変化させます。たとえば、A2、A1、A0 がすべて 1 の場合 (111) に A3 を 1 から 0 に切り替えると、シフトレジスタの長さは 16 ビットから 8 ビットに変化します。内部的には、シフトレジスタの長さは常に 16 ビットで、どのビットの値が出力されるかは入力 A3 ～ A0 の値によって決定されます。

シフトレジスタ LUT の初期値を指定するには、INIT 属性に 4 桁の 16 進数を割り当てます。一番左の桁が最上位ビットになります。INIT の値を指定しない場合は、シフトレジスタ LUT の内容はコンフィギュレーション中に 0000 にクリアされます。

クロック (CLK) が Low から High に切り替わるときに、D の値がシフトレジスタの第 1 ビットにロードされます。次にクロックが Low から High に切り替わると、シフトレジスタの値は次の高位ビットにシフトされ、新しい値がロードされます。アドレス入力の値によってシフトレジスタの長さが決まり、Q にその値が出力されます。

## 論理表

入力			出力
Am	CLK	D	Q
Am	X	X	Q(Am)
Am	↑	D	Q(Am - 1)
m = 0、1、2、3			

## デザインの入力方法

このエレメントは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	16 進数	16 ビット値	すべて 0	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## SRL16\_1

### プリミティブ：16-Bit Shift Register Look-Up Table (LUT) with Negative-Edge Clock



## 概要

このデザイン エレメントは、シフトレジスタ ルックアップ テーブル (LUT) です。シフトレジスタの長さは、入力 A3、A2、A1、A0 の値によって決定されます。

シフトレジスタの長さは、固定することも、変動させることもできます。

- ・ **固定長のシフトレジスタを作成するには：** 入力 A3 ～ A0 の値を一定にします。シフトレジスタは 1 ～ 16 ビットの長さに設定できます。アドレス入力の値によるシフトレジスタの長さは、長さ = (8 x A3) + (4 x A2) + (2 x A1) + A0 + 1 という式で算出できます。A3、A2、A1、A0 がすべて 0 の場合 (0000) はシフトレジスタの長さは 1 ビットになり、すべて 1 の場合 (1111) は 16 ビットになります。
- ・ **シフトレジスタ長を動的に変化させるには：** 入力 A3 ～ A0 の値を変化させます。たとえば、A2、A1、A0 がすべて 1 の場合 (111) に A3 を 1 から 0 に切り替えると、シフトレジスタの長さは 16 ビットから 8 ビットに変化します。内部的には、シフトレジスタの長さは常に 16 ビットで、どのビットの値が出力されるかは入力 A3 ～ A0 の値によって決定されます。

シフトレジスタ LUT の初期値を指定するには、INIT 属性に 4 桁の 16 進数を割り当てます。一番左の桁が最上位ビットになります。INIT の値を指定しない場合は、シフトレジスタ LUT の内容はコンフィギュレーション中に 0000 にクリアされます。

クロック (CLK) が High から Low に切り替わるときに、D の値がシフトレジスタの第 1 ビットにロードされます。次にクロックが High から Low に切り替わると、シフトレジスタの値は次の高位ビットにシフトされ、新しい値がロードされます。アドレス入力の値によってシフトレジスタの長さが決まり、Q にその値が出力されます。

## 論理表

入力			出力
A <sub>m</sub>	CLK	D	Q
A <sub>m</sub>	X	X	Q(A <sub>m</sub> )
A <sub>m</sub>	↓	D	Q(A <sub>m</sub> - 1)
m = 0、1、2、3			

## デザインの入力方法

このエレメントは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	16 進数	16 ビット値	すべて 0	コンフィギュレーション後の Q 出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## SRL16E

## プリミティブ : 16-Bit Shift Register Look-Up Table (LUT) with Clock Enable



## 概要

このデザイン エLEMENTは、シフトレジスタ ルックアップ テーブル (LUT) です。シフトレジスタの長さは、入力 A3、A2、A1、A0 の値によって決定されます。

シフトレジスタの長さは、固定することも、変動させることもできます。

- ・ **固定長のシフトレジスタを作成するには :** 入力 A3 ~ A0 の値を一定にします。シフトレジスタは 1 ~ 16 ビットの長さに設定できます。アドレス入力の値によるシフトレジスタの長さは、長さ =  $(8 \times A3) + (4 \times A2) + (2 \times A1) + A0 + 1$  という式で算出できます。A3、A2、A1、A0 がすべて 0 の場合 (0000) はシフトレジスタの長さは 1 ビットになり、すべて 1 の場合 (1111) は 16 ビットになります。
- ・ **シフトレジスタ長を動的に変化させるには :** 入力 A3 ~ A0 の値を変化させます。たとえば、A2、A1、A0 がすべて 1 の場合 (111) に A3 を 1 から 0 に切り替えると、シフトレジスタの長さは 16 ビットから 8 ビットに変化します。内部的には、シフトレジスタの長さは常に 16 ビットで、どのビットの値が出力されるかは入力 A3 ~ A0 の値によって決定されます。

シフトレジスタ LUT の初期値を指定するには、INIT 属性に 4 桁の 16 進数を割り当てます。一番左の桁が最上位ビットになります。INIT の値を指定しない場合は、シフトレジスタ LUT の内容はコンフィギュレーション中に 0000 にクリアされます。

CE が High の場合、クロック (CLK) が Low から High に切り替わるときに、D の値がシフトレジスタの第 1 ビットにロードされます。次にクロックが Low から High に切り替わるときに CE が High の場合、シフトレジスタの値は次の高位ビットにシフトされ、新しい値がロードされます。アドレス入力の値によってシフトレジスタの長さが決まり、Q にその値が出力されます。CE が Low の場合、クロック遷移は無視されます。

## 論理表

入力				出力
Am	CE	CLK	D	Q
Am	0	X	X	Q(Am)
Am	1	↑	D	Q(Am - 1)
m = 0、1、2、3				

## ポートの説明

ポート名	方向	幅	機能
Q	出力	1	シフトレジスタ データ出力
D	入力	1	シフトレジスタ データ入力
CLK	入力	1	クロック
CE	入力	1	アクティブ High のクロック イネーブル
A	入力	4	SRL のワード数のダイナミック選択 ・ A=0000 ==> 1 ビット シフト長 ・ A=1111 ==> 16 ビット シフト長

## デザインの入力方法

このエレメントは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	16 進数	16 ビット値	すべて 0	コンフィギュレーション後のシフトレジスタと出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## SRL16E\_1

**プリミティブ : 16-Bit Shift Register Look-Up Table (LUT) with Negative-Edge Clock and Clock Enable**



### 概要

このデザイン エレメントは、クロック イネーブル (CE) があるシフトレジスタ ルックアップ テーブル (LUT) で、クロックの立ち下がりエッジで動作します。シフトレジスタの長さは、入力 A3、A2、A1、A0 の値によって決定されます。

シフトレジスタの長さは、固定することも、変動させることもできます。

- 固定長のシフトレジスタを作成するには :** 入力 A3 ~ A0 の値を一定にします。シフトレジスタは 1 ~ 16 ビットの長さに設定できます。アドレス入力の値によるシフトレジスタの長さは、長さ =  $(8 \times A3) + (4 \times A2) + (2 \times A1) + A0 + 1$  という式で算出できます。A3、A2、A1、A0 がすべて 0 の場合 (0000) はシフトレジスタの長さは 1 ビットになり、すべて 1 の場合 (1111) は 16 ビットになります。
- シフトレジスタ長を動的に変化させるには :** 入力 A3 ~ A0 の値を変化させます。たとえば、A2、A1、A0 がすべて 1 の場合 (111) に A3 を 1 から 0 に切り替えると、シフトレジスタの長さは 16 ビットから 8 ビットに変化します。内部的には、シフトレジスタの長さは常に 16 ビットで、どのビットの値が出力されるかは入力 A3 ~ A0 の値によって決定されます。

シフトレジスタ LUT の初期値を指定するには、INIT 属性に 4 桁の 16 進数を割り当てます。一番左の桁が最上位ビットになります。INIT の値を指定しない場合は、シフトレジスタ LUT の内容はコンフィギュレーション中に 0000 にクリアされます。

CE が High の場合、クロック (CLK) が High から Low に切り替わるときに、D の値がシフトレジスタの第 1 ビットにロードされます。次にクロックが High から Low に切り替わるときに CE が High の場合、シフトレジスタの値は次の高位ビットにシフトされ、新しい値がロードされます。アドレス入力の値によってシフトレジスタの長さが決まり、Q にその値が出力されます。CE が Low の場合、クロック遷移は無視されます。

### 論理表

入力				出力
A <sub>m</sub>	CE	CLK	D	Q
A <sub>m</sub>	0	X	X	Q(A <sub>m</sub> )
A <sub>m</sub>	1	↓	D	Q(A <sub>m</sub> - 1)
m = 0、1、2、3				

### デザインの入力方法

このエレメントは、回路図で使用できます。



## 使用可能な属性


属性	タイプ	値	デフォルト	説明
INIT	16 進数	16 ビット値	すべて 0	コンフィギュレーション後のシフトレジスタと出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## SRLC16

### プリミティブ : 16-Bit Shift Register Look-Up Table (LUT) with Carry



## 概要

このデザイン エレメントは、キャリーがあるシフトレジスタ ルックアップ テーブル (LUT) です。シフトレジスタの長さは、入力 A3、A2、A1、A0 の値によって決定されます。

シフトレジスタの長さは、固定することも、変動させることもできます。

- ・ **固定長のシフトレジスタを作成するには：** 入力 A3 ～ A0 の値を一定にします。シフトレジスタは 1 ～ 16 ビットの長さに設定できます。アドレス入力の値によるシフトレジスタの長さは、長さ =  $(8 \times A3) + (4 \times A2) + (2 \times A1) + A0 + 1$  という式で算出できます。A3、A2、A1、A0 がすべて 0 の場合 (0000) はシフトレジスタの長さは 1 ビットになり、すべて 1 の場合 (1111) は 16 ビットになります。
- ・ **シフトレジスタ長を動的に変化させるには：** 入力 A3 ～ A0 の値を変化させます。たとえば、A2、A1、A0 がすべて 1 の場合 (111) に A3 を 1 から 0 に切り替えると、シフトレジスタの長さは 16 ビットから 8 ビットに変化します。内部的には、シフトレジスタの長さは常に 16 ビットで、どのビットの値が出力されるかは入力 A3 ～ A0 の値によって決定されます。

シフトレジスタ LUT の初期値を指定するには、INIT 属性に 4 桁の 16 進数を割り当てます。一番左の桁が最上位ビットになります。INIT の値を指定しない場合は、シフトレジスタ LUT の内容はコンフィギュレーション中に 0000 にクリアされます。

クロック (CLK) が Low から High に切り替わるときに、D の値がシフトレジスタの第 1 ビットにロードされます。次にクロックが Low から High に切り替わると、シフトレジスタの値は次の高位ビットにシフトされ、新しい値がロードされます。アドレス入力の値によってシフトレジスタの長さが決まり、Q にその値が出力されます。

**注記：** Q15 の出力を使用すると、複数のシフトレジスタ LUT をカスケード接続でき、より大きなシフトレジスタを作成できます。

## 論理表

入力			出力
A <sub>m</sub>	CLK	D	Q
A <sub>m</sub>	X	X	Q(A <sub>m</sub> )
A <sub>m</sub>	↑	D	Q(A <sub>m</sub> - 1)
m = 0、1、2、3			

## デザインの入力方法

このエレメントは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	16 進数	16 ビット値	すべて 0	コンフィギュレーション後のシフトレジスタと出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## SRLC16\_1

### プリミティブ : 16-Bit Shift Register Look-Up Table (LUT) with Carry and Negative-Edge Clock



## 概要

このデザイン エレメントは、キャリーがあるシフトレジスタ ルックアップ テーブル (LUT) で、クロックの立ち下がりエッジで動作します。シフトレジスタの長さは、入力 A3、A2、A1、A0 の値によって決定されます。

シフトレジスタの長さは、固定することも、変動させることもできます。

- ・ **固定長のシフトレジスタを作成するには :** 入力 A3 ~ A0 の値を一定にします。シフトレジスタは 1 ~ 16 ビットの長さに設定できます。アドレス入力の値によるシフトレジスタの長さは、長さ =  $(8 \times A3) + (4 \times A2) + (2 \times A1) + A0 + 1$  という式で算出できます。A3、A2、A1、A0 がすべて 0 の場合 (0000) はシフトレジスタの長さは 1 ビットになり、すべて 1 の場合 (1111) は 16 ビットになります。
- ・ **シフトレジスタ長を動的に変化させるには :** 入力 A3 ~ A0 の値を変化させます。たとえば、A2、A1、A0 がすべて 1 の場合 (111) に A3 を 1 から 0 に切り替えると、シフトレジスタの長さは 16 ビットから 8 ビットに変化します。内部的には、シフトレジスタの長さは常に 16 ビットで、どのビットの値が出力されるかは入力 A3 ~ A0 の値によって決定されます。

シフトレジスタ LUT の初期値を指定するには、INIT 属性に 4 桁の 16 進数を割り当てます。一番左の桁が最上位ビットになります。INIT の値を指定しない場合は、シフトレジスタ LUT の内容はコンフィギュレーション中に 0000 にクリアされます。

**注記 :** Q15 の出力を使用すると、複数のシフトレジスタ LUT をカスケード接続でき、より大きなシフトレジスタを作成できます。

## 論理表

入力			出力	
Am	CLK	D	Q	Q15
Am	X	X	Q(Am)	変化なし
Am	↓	D	Q(Am - 1)	Q14
m = 0、1、2、3				

## デザインの入力方法

このエレメントは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	16 進数	16 ビット値	すべて 0	コンフィギュレーション後のシフトレジスタと出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## SRLC16E

### プリミティブ：16-Bit Shift Register Look-Up Table (LUT) with Carry and Clock Enable



## 概要

このデザイン エLEMENTは、キャリーとクロック イネーブルがあるシフトレジスタ ルックアップ テーブル (LUT) です。シフトレジスタの長さは、入力 A3、A2、A1、A0 の値によって決定されます。

シフトレジスタの長さは、固定することも、変動させることもできます。

- ・ **固定長のシフトレジスタを作成するには：** 入力 A3 ～ A0 の値を一定にします。シフトレジスタは 1 ～ 16 ビットの長さに設定できます。アドレス入力の値によるシフトレジスタの長さは、長さ =  $(8 \times A3) + (4 \times A2) + (2 \times A1) + A0 + 1$  という式で算出できます。A3、A2、A1、A0 がすべて 0 の場合 (0000) はシフトレジスタの長さは 1 ビットになり、すべて 1 の場合 (1111) は 16 ビットになります。
- ・ **シフトレジスタ長を動的に変化させるには：** 入力 A3 ～ A0 の値を変化させます。たとえば、A2、A1、A0 がすべて 1 の場合 (111) に A3 を 1 から 0 に切り替えると、シフトレジスタの長さは 16 ビットから 8 ビットに変化します。内部的には、シフトレジスタの長さは常に 16 ビットで、どのビットの値が出力されるかは入力 A3 ～ A0 の値によって決定されます。

シフトレジスタ LUT の初期値を指定するには、INIT 属性に 4 桁の 16 進数を割り当てます。一番左の桁が最上位ビットになります。INIT の値を指定しない場合は、シフトレジスタ LUT の内容はコンフィギュレーション中に 0000 にクリアされます。

クロック (CLK) が Low から High に切り替わるときに、D の値がシフトレジスタの第 1 ビットにロードされます。次にクロックが Low から High に切り替わるときに CE が High の場合、シフトレジスタの値は次の高位ビットにシフトされ、新しいデータがロードされます。アドレス入力の値によってシフトレジスタの長さが決まり、Q にその値が出力されます。

**注記：** Q15 の出力を使用すると、複数のシフトレジスタ LUT をカスケード接続でき、より大きなシフトレジスタを作成できます。

## 論理表

入力				出力	
Am	CLK	CE	D	Q	Q15
Am	X	0	X	Q(Am)	Q(15)
Am	X	1	X	Q(Am)	Q(15)
Am	↑	1	D	Q(Am - 1)	Q15
m = 0、1、2、3					

## デザインの入力方法

このELEMENTは、回路図で使用できます。

## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	16 進数	16 ビット値	すべて 0	コンフィギュレーション後のシフトレジスタと出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## SRLC16E\_1

**プリミティブ：16-Bit Shift Register Look-Up Table (LUT) with Carry, Negative-Edge Clock, and Clock Enable**



### 概要

このデザイン エレメントは、キャリーおよびクロック イネーブルがあるシフトレジスタ ルックアップ テーブル (LUT) で、クロックの立ち下がりがエッジで動作します。シフトレジスタの長さは、入力 A3、A2、A1、A0 の値によって決定されます。

シフトレジスタの長さは、固定することも、変動させることもできます。

- ・ **固定長のシフトレジスタを作成するには：** 入力 A3 ～ A0 の値を一定にします。シフトレジスタは 1 ～ 16 ビットの長さに設定できます。アドレス入力の値によるシフトレジスタの長さは、長さ =  $(8 \times A3) + (4 \times A2) + (2 \times A1) + A0 + 1$  という式で算出できます。A3、A2、A1、A0 がすべて 0 の場合 (0000) はシフトレジスタの長さは 1 ビットになり、すべて 1 の場合 (1111) は 16 ビットになります。
- ・ **シフトレジスタ長を動的に変化させるには：** 入力 A3 ～ A0 の値を変化させます。たとえば、A2、A1、A0 がすべて 1 の場合 (111) に A3 を 1 から 0 に切り替えると、シフトレジスタの長さは 16 ビットから 8 ビットに変化します。内部的には、シフトレジスタの長さは常に 16 ビットで、どのビットの値が出力されるかは入力 A3 ～ A0 の値によって決定されます。

シフトレジスタ LUT の初期値を指定するには、INIT 属性に 4 桁の 16 進数を割り当てます。一番左の桁が最上位ビットになります。INIT の値を指定しない場合は、シフトレジスタ LUT の内容はコンフィギュレーション中に 0000 にクリアされます。

CE が High の場合、クロック (CLK) が High から Low に切り替わるときに、D の値がシフトレジスタの第 1 ビットにロードされます。次にクロックが High から Low に切り替わるときに CE が High の場合、シフトレジスタの値は次の高位ビットにシフトされ、新しい値がロードされます。アドレス入力の値によってシフトレジスタの長さが決まり、Q にその値が出力されます。

**注記：** Q15 の出力を使用すると、複数のシフトレジスタ LUT をカスケード接続でき、より大きなシフトレジスタを作成できます。

### 論理表

入力				出力	
Am	CE	CLK	D	Q	Q15
Am	0	X	X	Q(Am)	変化なし
Am	1	X	X	Q(Am)	変化なし
Am	1	↓	D	Q(Am-1)	Q14
m = 0、1、2、3					

### デザインの入力方法

このエレメントは、回路図で使用できます。



## 使用可能な属性


属性	データ型	値	デフォルト	説明
INIT	16 進数	16 ビット値	すべて 0	コンフィギュレーション後のシフトレジスタと出力の初期値を指定します。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## STARTUP\_VIRTEX4

**プリミティブ : Virtex®-4 User Interface to Configuration Clock, Global Reset, Global 3-State Controls, and Other Configuration Signals**



### 概要

このデザイン エレメントを使用すると、グローバル セット/リセット (GSR)、グローバル トライステート (GTS) 制御、コンフィギュレーション クロックをアクティブにし、コンフィギュレーション後に DONE および CLK ピンを制御できます。

### ポートの説明

ポート名	方向	幅	機能
EOS	出力	1	EOS 信号
CLK	入力	1	クロック入力
GTS	入力	1	GTS 制御
GSR	入力	1	グローバル セット/リセット (GSR)
USRCCLKO	入力	1	外部 CCLK ピンを駆動します。
USRCCLKTS	入力	1	アサートされると、CCLK ピンがトライステートになります。
USRDONEO	入力	1	外部 DONE ピンを駆動します。
USRDONETS	入力	1	アサートされると、DONE ピンがトライステートになります。

### デザインの入力方法

このエレメントは、回路図で使用できます。

**注記 :** ブロック RAM、LUT RAM、デジタル クロック マネージャー (DCM)、シフトレジスタ LUT (SRL16、SRL16\_1、SRL16E、SRL16E\_1、SRLC16、SRLC16\_1、SRLC16E、SRLC16E\_1) は、セットもリセットもされません。

BSCAN がディセーブルで EXTEST 命令が実行されていない場合、コンフィギュレーションの後にグローバル トライステート信号 (GTS) が High になると、すべての IOB 出力がハイ インピーダンスになり、デバイスの出力が回路から切り離されます。ただし、入力はアクティブのままです。

CLK 入力を使用すると、JTAG の TCK または CCCLK ピンにクロックを供給する必要はなく、コンフィギュレーション スタートアップ シーケンスに指定の I/O を使用してクロックを供給できます。この機能をイネーブルにするには、BitGen でビットストリームを生成する際に、スタートアップ クロックを userclk に設定しておく必要があります。


USRCLKO/TS および USRDONEO/TS は、外部 DONE および CCLK ピンを制御するために使用します。STARTUP\_VIRTEX4 を USR\_ACCESS\_VIRTEX4 プリミティブと共に使用すると、PROM データの FPGA への読み込みなど、さまざまなアプリケーションがサポートされます。詳細は、「USR\_ACCESS\_VIRTEX4」を参照してください。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## USR\_ACCESS\_VIRTEX4

### プリミティブ：32-Bit Register with a 32-Bit DATA Bus and a DATAVALID Port



### 概要

このデザイン エレメントは、ビットストリームからのデータに FPGA から直接アクセスできるようにする 32 ビットレジスタです。このモジュールには、32 ビット DATA バスと DATAVALID の 2 つの出力があります。コンフィギュレーション データ ソース クロックには、CCLK または TCK を使用します。

このブロックは、FPGA がコンフィギュレーションされた後に、ビットストリーム データ格納ソース (PROM など) のデータに FPGA からアクセスできるようにします。この機能を使用するには、STARTUP\_VIRTEX4 ブロックもインスタンス化する必要があります。STARTUP\_VIRTEX4 ブロックには、EOS (End-Of-Startup) 信号がアサートされた後に CCLK および DONE ピンをユーザーが使用できるようにする入力があります。これらのピンは、USR\_CCLK\_O、USR\_CCLK\_TS、USR\_DONE\_O、および USR\_DONE\_TS です。DONE ピンが High になると PROM がリセットされてしまうので、BitGen の -g DONE\_cycle: 7 オプションを使用して、DONE ピンが High にならないようにする必要があります。USR\_CCLK\_O ピンは、FPGA 内の制御クロックに接続します。PROM には、USR\_ACCESS レジスタをターゲットとしたデータ パケットが含まれている必要があります。EOS がアサートされたら、USR\_CCLK\_TS を Low に保持した状態で、USR\_CCLK\_O ピンにクロックを供給するとデータ パケットを読み込むことができます。この使用法では、USR\_CCLK\_TS を Low に接続しておくこともできます。

また、BRAM または LUTRAM で定数を保存する代わりに、USR\_ACCESS レジスタに 32 ビットの定数値 1 つを保存できます。

### ポートの説明

ポート名	方向	幅	機能
DATA	出力	32	FPGA でビットストリーム データの格納ソースからのデータにアクセスできるようにする 32 ビット レジスタです。
DATAVALID	出力	1	DATA バスの値が有効 (新規) であるかどうかを示します。真の場合、コンフィギュレーション データ ソース クロックの 1 サイクル間 High にアサートされます。

### デザインの入力方法

このエレメントは、回路図で使用できます。

このモジュールを使用してビットストリーム データ格納ソース (PROM など) のデータに FPGA からアクセスできるようにするには、STARTUP\_VIRTEX4 ブロックもインスタンス化する必要があります。STARTUP\_VIRTEX4 モジュールには、EOS (End-Of-Startup) 信号がアサートされた後に CCLK および DONE ピンをユーザーが使用できるようにする入力があります。これらのピンは、USR\_CCLK\_O、USR\_CCLK\_TS、USR\_DONE\_O、および USR\_DONE\_TS です。

USR\_CCLK\_O ピンは、FPGA 内の制御クロックに接続します。データ格納ソースには、USR\_ACCESS\_VIRTEX4 レジスタをターゲットとしたデータ パケットが含まれている必要があります。EOS がアサートされたら、USR\_CCLK\_TS を Low に保持した状態で、USR\_CCLK\_O ピンにクロックを供給するとデータ パケットを読み込むことができます。この使用法では、USR\_CCLK\_TS を Low に接続しておくこともできます。

また、このモジュールを使用する場合は、BitGen の -g DONE\_cycle: 7 オプションを使用して、DONE ピンが High にならないようにする必要があります。DONE が High にアサートされると、PROM がリセットされてしまいます。

## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## VCC

### プリミティブ：VCC-Connection Signal Tag



### 概要

このデザイン エLEMENTは信号タグまたはパラメーターとして機能し、ネットや入力ファンクションを強制的に High にします。このELEMENTに接続したネットを、ほかのソースに接続することはできません。

配置配線のプロセスで VCC に接続されたネットまたは入力ファンクションが検出されると、VCC 信号でディスエーブルになるロジックは削除されます。VCC 信号は、ディスエーブルされたロジックが削除できない場合のみインプリメントされます。

### デザインの入力方法


このELEMENTは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## XNOR2

プリミティブ：2-Input XNOR Gate with Non-Inverted Inputs



### 概要

XNOR ファンクションには入力が 9 個までのものがあり、入力はすべて非反転入力です。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### 論理表

入力	出力
I0 ~ Iz	O
1 が奇数個	0
1 が偶数個	1

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## XNOR3

プリミティブ：3-Input XNOR Gate with Non-Inverted Inputs



### 概要

XNOR ファンクションには入力が 9 個までのものがあり、入力はすべて非反転入力です。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### 論理表

入力	出力
I0 ~ I2	O
1 が奇数個	0
1 が偶数個	1

### デザインの入力方法

このエレメントは、回路図でのみ使用できます。


### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## XNOR4

プリミティブ：4-Input XNOR Gate with Non-Inverted Inputs



### 概要

XNOR ファンクションには入力が 9 個までのものがあり、入力はすべて非反転入力です。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### 論理表

入力	出力
I0 ~ Iz	O
1 が奇数個	0
1 が偶数個	1

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## XNOR5

プリミティブ：5-Input XNOR Gate with Non-Inverted Inputs



### 概要

XNOR ファンクションには入力が 9 個までのものがあり、入力はすべて非反転入力です。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### 論理表

入力	出力
I0 ~ Iz	O
1 が奇数個	0
1 が偶数個	1

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## XNOR6

マクロ：6-Input XNOR Gate with Non-Inverted Inputs



### 概要

XNOR ファンクションには入力が 9 個までのものがあり、入力はすべて非反転入力です。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### 論理表

入力	出力
I0 ~ I <sub>z</sub>	O
1 が奇数個	0
1 が偶数個	1

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## XNOR7

### マクロ：7-Input XNOR Gate with Non-Inverted Inputs



### 概要

XNOR ファンクションには入力 が 9 個までのものがあり、入力はすべて非反転入力です。各入力 で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### 論理表

入力	出力
I0 ～ Iz	O
1 が奇数個	0
1 が偶数個	1

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## XNOR8

マクロ：8-Input XNOR Gate with Non-Inverted Inputs



### 概要

XNOR ファンクションには入力が 9 個までのものがあり、入力はすべて非反転入力です。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### 論理表

入力	出力
I0 ~ Iz	O
1 が奇数個	0
1 が偶数個	1

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## XNOR9

マクロ：9-Input XNOR Gate with Non-Inverted Inputs



### 概要

XNOR ファンクションには入力が 9 個までのものがあり、入力はすべて非反転入力です。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### 論理表

入力	出力
I0 ~ I8	O
1 が奇数個	0
1 が偶数個	1

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## XOR2

プリミティブ：2-Input XOR Gate with Non-Inverted Inputs



### 概要

XOR ファンクションには入力 が 9 個までのものがあり、入力はすべて非反転入力です。各入力 で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## XOR3

### プリミティブ：3-Input XOR Gate with Non-Inverted Inputs



## 概要

XOR ファンクションには入力が 9 個までのものがあり、入力はすべて非反転入力です。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

## デザインの入力方法

このエレメントは、回路図でのみ使用できます。


## 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## XOR4

プリミティブ：4-Input XOR Gate with Non-Inverted Inputs



### 概要

XOR ファンクションには入力が 9 個までのものがあり、入力はすべて非反転入力です。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## XOR5

プリミティブ：5-Input XOR Gate with Non-Inverted Inputs



### 概要

XOR ファンクションには入力が 9 個までのものがあり、入力はすべて非反転入力です。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)

## XOR6

マクロ : 6-Input XOR Gate with Non-Inverted Inputs



### 概要

XOR ファンクションには入力 9 個までのものがあり、入力はすべて非反転入力です。各入力に CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## XOR7

### マクロ : 7-Input XOR Gate with Non-Inverted Inputs



### 概要

XOR ファンクションには入力が 9 個までのものがあり、入力はすべて非反転入力です。各入力で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## XOR8

マクロ : 8-Input XOR Gate with Non-Inverted Inputs



### 概要

XOR ファンクションには入力 が 9 個までのものがあり、入力はすべて非反転入力です。各入力 で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## XOR9

マクロ : 9-Input XOR Gate with Non-Inverted Inputs



### 概要

XOR ファンクションには入力 が 9 個までのものがあり、入力はすべて非反転入力です。各入力 で CLB リソースが使用されるので、必要な入力数のファンクションを使用するようにしてください。

### デザインの入力方法


このエレメントは、回路図でのみ使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## XORCY

### プリミティブ : XOR for Carry Logic with General Output



### 概要

このデザイン エLEMENTは、汎用出力 (O) を持つ特殊な XOR ゲートで、高速で小型の演算ファンクションを生成するために使用します。このプリミティブは、スライスのキャリーチェーン ロジック内の専用 XOR ファンクションで、演算ファンクション (加算または除算) または多入力ロジック ファンクション (多入力 AND または OR ゲート) を高速かつ効率的に作成できます。

### 論理表

入力		出力
LI	CI	O
0	0	0
0	1	1
1	0	1
1	1	0

### デザインの入力方法


このELEMENTは、回路図で使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート : DC 特性およびスイッチ特性』\(DS302\)](#)

## XORCY\_D

### プリミティブ：XOR for Carry Logic with Dual Output



### 概要

このデザイン エLEMENTは、汎用出力 (O) とローカル出力 (LO) を持つ特殊な XOR ゲートで、高速で小型の演算ファンクションを生成するために使用します。

### 論理表

入力		出力
LI	CI	O および LO
0	0	0
0	1	1
1	0	1
1	1	0

### デザインの入力方法

このELEMENTは、回路図で使用できます。


### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)



## XORCY\_L

### プリミティブ：XOR for Carry Logic with Local Output



### 概要

このデザイン エLEMENTは、ローカル出力 (LO) のある特殊な XOR ゲートで、高速で小型の演算ファンクションを生成するために使用します。

### 論理表

入力		出力
LI	CI	LO
0	0	0
0	1	1
1	0	1
1	1	0

### デザインの入力方法

このELEMENTは、回路図で使用できます。

### 詳細情報

- ・ [『Virtex-4 FPGA ユーザー ガイド』\(UG070\)](#)
- ・ [『Virtex-4 FPGA データシート：DC 特性およびスイッチ特性』\(DS302\)](#)